JESD204B 相关文章(14篇)
- 存储系统中L波段射频直采技术设计与实现
发表于：9/19/2022 10:24:00 AM
- 基于JESD204B的1 GS/s、16-bit数据采集系统研究
发表于：4/22/2021 9:30:00 AM
- 一种多通道高速高精度PXIe数据采集模块设计
发表于：4/15/2021 10:47:51 PM
- 高速接口JESD204B的灵敏放大器设计
发表于：5/8/2019 11:27:00 AM
- JESD204B Subclass1模式时钟设计与调试
发表于：4/19/2018 9:06:00 AM
- 一种小型、高效反辐射导引头接收方案设计
发表于：2/8/2018 10:07:00 AM
- 基于FPGA的高速串行数据收发接口设计
发表于：7/6/2017 1:43:00 PM
- 基于数字解调器和JESD204B的多通道超声系统设计
发表于：12/14/2016 2:17:00 PM
- Mouser应用与技术子网站再进化 定时技术成新焦点
发表于：7/4/2016 9:45:00 AM
- 详解JESD204B串行接口时钟需求及其实现方法 - 全文
发表于：10/22/2015 3:15:00 PM
- 德州仪器推出速率高达4 GSPS的业界最快12 位ADC
发表于：2/20/2014 3:18:45 PM
- Altera JESD204B解决方案简化了基于FPGA系统中前沿数据转换器的集成
发表于：1/26/2014 3:01:18 PM
- 德州仪器推出业界速度最快16位DAC，速率高达 2.5 GSPS，支持 12.5 Gbps JESD204B
发表于：1/26/2014 8:08:35 AM
- ADI公司和Xilinx联手实现JEDEC JESD204B互操作性
发表于：10/10/2013 9:46:16 AM
Copyright © 2005-2020 kaiyun官方注册版权所有京ICP备10017138号-2