基于FPGA高速线阵CCD的驱动电路设计AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA高速线阵CCD的驱动电路设计
所属分类：参考设计
上传者：aet
文档大小：396 K
标签：FPGA
所需积分：0分积分不够怎么办？
文档介绍：线阵CCD的驱动电路设计是决定CCD成像质量的关键技术之一。在对TCD1706D线阵CCD驱动时序分析的基础上，利用FPGA实现了线阵CCD的工作频率为10 MHz的驱动电路设计。利用Quartus II软件自带的PLL IP核生成系统工作频率，通过Verilog语言对硬件电路进行描述，采用Moore有限状态机实现驱动信号之间的相位关系。通过Quartus II软件平台，对设计的时序电路进行仿真，并在示波器中显示了直径为0.16 mm的漆包线的成像波形。实验结果表明，该方法能够满足TCD1706D线阵CCD工作频率为10 MHz的要求。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动