基于FPGA的雷达恒虚警模块的设计AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的雷达恒虚警模块的设计
所属分类：参考设计
上传者：aet
文档大小：485 K
标签：FPGA
所需积分：0分积分不够怎么办？
文档介绍：恒虚警处理技术可以使雷达在保持较高发现概率的同时，降低虚警概率。为了提高机载雷达在杂波与噪声背景条件下发现目标的能力，针对复杂统计模型应用的局限性，提出了一种基于FPGA的恒虚警模块的设计思想，并在软件平台环境下，对设计方法的可行性进行了仿真验证。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动