基于FPGA的915MHz射频读卡器设计AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的915MHz射频读卡器设计
所属分类：技术论文
上传者：aet
文档大小：406 K
标签：FPGA
所需积分：0分积分不够怎么办？
文档介绍：参照ISO/IEC 18000-6 Type B 协议设计了一款工作频率为915 MHz的射频读卡器，采用FPGA完成协议中规定的数字信号处理，C8051F020单片机作为主控器。利用Verilog HDL硬件描述语言，搭建FPGA内部各个小模块及系统的验证平台，选用Altera公司Cyclone系列的EP1C6Q240C8芯片为目标器件，使用Quartus II进行综合，并通过时序和功能验证。实验结果表明，该读卡器符合ISO/IEC 18000-6 Type B 协议要求，具有结构灵活、体积小、升级容易等优点。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动