一种高能效基4-Booth编码并行乘法器设计AET-电子技术应用-最丰富的电子设计资源平台

一种高能效基4-Booth编码并行乘法器设计
所属分类：技术论文
上传者：zhoubin333
文档大小：3760 K
标签：卷积神经网络乘法器基4-Booth编码
所需积分：0分积分不够怎么办？
文档介绍：常用的卷积神经网络中存在数十亿次乘法运算，神经网络中乘法的大量能耗成为硬件实现神经网络的能效瓶颈之一。为了降低乘法器的能耗，提出了一种高能效基4-Booth编码并行乘法器。通过改进部分积生成模块，消除了传统方法中的补偿位，使得乘法器延时减小且能耗降低。后仿真结果显示，所提出的乘法器比现有乘法器面积减小了5.2%，延时减小了6.3%，能耗降低了10.8%。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动