基于Cadence 3D-IC平台的2.5D封装Interposer设计AET-电子技术应用-最丰富的电子设计资源平台

基于Cadence 3D-IC平台的2.5D封装Interposer设计
所属分类：技术论文
上传者：aetmagazine
文档大小：1372 K
标签：2.5D先进封装硅中介层高带宽存储
所需积分：0分积分不够怎么办？
文档介绍：2.5D先进封装区别于普通2D封装，主要在于多了一层Silicon Interposer(硅中介层)，它采用硅工艺，设计方法相比普通2D封装更为复杂。而高带宽存储(High Bandwidth Memory，HBM)接口的互连又是Interposer设计中的主要挑战，需要综合考虑性能、可实现性等多种因素。介绍了基于Cadence 3D-IC平台的Interposer设计方法，并结合HBM接口的自动布线脚本可以快速实现Interposer设计；同时通过仿真分析确定了基于格芯65 nm三层金属硅工艺的HBM2e 3.2 Gb/s互连设计规则，权衡了性能和可实现性，又兼具成本优势。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动