Yolo神经网络在集成电路焊盘布局规则检测上的应用研究AET-电子技术应用-最丰富的电子设计资源平台

Yolo神经网络在集成电路焊盘布局规则检测上的应用研究
所属分类：技术论文
上传者：aetmagazine
文档大小：576 K
标签：集成电路电子设计自动化版图检查
所需积分：0分积分不够怎么办？
文档介绍：为探索深度学习在集成电路设计自动化上的应用，以电源和接地焊盘的排列规则作为检查案例，研究了Yolo v3神经网络在版图检查上的可行性。采用Python脚本批量生成版图样本图片，并使用LabelImg进行标签标记。使用TensorFlow框架编写了基于Yolo v3的版图检查器。结果显示，版图检查器在判断焊盘布局正确性上实现了高精确率与高召回率。此外，还通过调整版图的大小、形状、对称性与焊盘数目的方式对检查器进行了进一步测试。检查器仍表现卓越，体现出良好的扩展性。研究表明Yolo v3可以很好地找出焊盘布局的错误。深度学习在集成电路版图检查中的潜力大，值得继续探索。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动