基于FPGA的SiP原型验证平台设计AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的SiP原型验证平台设计
所属分类：技术论文
上传者：aetmagazine
文档大小：793 K
标签：原型验证可重构算法裸机IP
所需积分：0分积分不够怎么办？
文档介绍：随着嵌入式系统小型化和模拟数字/数字模拟转换器(ADC/DAC)性能需求的日益增长，如何在减小系统体积和功耗的前提下，提高ADC/DAC信号传输的可靠性，增加功能可配置性和信号处理可重构性，成为一大难题。为此，设计了一款基于FPGA的系统级封装(SiP)原型验证平台，该SiP基于ADC+SoC+DAC架构，片上系统(SoC)内部以PowerPC470为处理器，集成了多种通用外设接口和可重构算法单元。在搭建的FPGA平台上进行裸机IP和基于可重构IP的ADC/DAC设计功能的验证。通过软硬件协同验证实验，证明了该类SiP架构能够有效降低走线延时和噪声干扰，提高信号传输的可靠性，丰富的外设接口提高了ADC/DAC的可配置性，集成的可重构算法模块增加了ADC/DAC信号处理可重构性，为后续集成更多器件该类型SiP的设计和验证奠定了一定的技术基础。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动