HDLC数据帧并行搜帧解封装模块的设计与验证AET-电子技术应用-最丰富的电子设计资源平台

HDLC数据帧并行搜帧解封装模块的设计与验证
所属分类：技术论文
上传者：aetmagazine
文档大小：526 K
标签：HDLC协议搜帧解封装 System Verilog
所需积分：0分积分不够怎么办？
文档介绍：HDLC信号链路是国际标准化组织(ISO)制定的高级数据链路的控制规程(High Level Data Link Control，HDLC)。遵循HDLC标准数据链路层规范，采用硬件描述语言Verilog HDL实现了一种基于并行结构的HDLC搜帧解封装电路，并采用System Verilog技术搭建验证平台，随机生成HDLC数据帧来验证设计正确性。使用Modelsim软件仿真波形，在仿真过程中，对于净荷区数据长度为10个字节的HDLC数据帧，解码器电路工作完成需要16个时钟周期，兼顾了处理速度和灵活性。使用QuartusII软件综合，在Altera CycloneV器件上，电路使用了8块自适应逻辑模块ALM，24个寄存器，35个引脚。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动