基于SiP封装的DDR3时序仿真分析与优化AET-电子技术应用-最丰富的电子设计资源平台

基于SiP封装的DDR3时序仿真分析与优化
所属分类：技术论文
上传者：aetmagazine
文档大小：1013 K
标签：DDR3 系统级封装(SiP)时序仿真
所需积分：0分积分不够怎么办？
文档介绍：针对DDR3系统设计对时序要求的特殊性，对某一SiP(System in Package)中DDR3封装和基板设计进行时序仿真和优化，通过仿真指导设计，提高SiP产品DDR3的设计成功率，减少设计周期。通过ANSYS SIwave软件提取信号S参数，再经过Cadence SystemSI软件搭建拓扑进行时序仿真分析，利用信号完整性相关理论，讨论信号时序与波形的关系，结合版图分析，给出实际的优化方案，并经过仿真迭代验证，最终使所设计的DDR3满足JEDEC协议中的时序要求。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动