首页
新闻
业界动态
新品快递
开云官网网站入口下载手机版安卓
开云公司官方网站
市场分析
图说新闻
会展
专题
期刊动态
设计资源
设计应用
解决方案
电路图
技术专栏
资源下载
PCB技术中心
在线工具库
技术频道
模拟设计
嵌入式技术
电源技术
可编程逻辑
测试测量
通信与网络
行业频道
工业自动化
物联网
通信网络
5G
数据中心
信息安全
汽车电子
大学堂
期刊
文献检索
期刊投稿
登录
注册
首页
资源下载
可编程逻辑
正文
点击查看ChinaAET R-SC-V专题
什么是数字化转型?
就等你来!电子技术应用专栏作家招募令
了解电子技术应用微波射频季活动
vivado DDR2参考代码
所属分类:
源代码
上传者:
骨折者说
文档大小:
2985 K
标签:
Vivado
verilog 编程
DDR
所需积分:0分
积分不够怎么办?
文档介绍:
vivado DDR2参考代码,使用vivado2017.4修改和编译
现在下载
VIP会员,AET专家下载不扣分;重复下载不扣分,本人上传资源不扣分。
Vivado 相关资源
vivado DDR2参考代码
vivado2016.2 license
vivado中约束文件
Demo——Vivado第33讲功耗和优化
AVENET发布的VIVADO简明教程
骨折者说 的最新分享
vivado DDR2参考代码
活动
【热门活动】2023年商业航天电子技术应用技术研讨会
电子技术应用“2023中国好设计优秀论文评选”结果揭晓
双节福利|多款纸质书籍等你来,包邮免费送!
免费送书|好书推荐第七弹——《CTF实战:技术、解题与进阶》
【热门活动】2023进阶电子测试测量仪器系列培训
相关文章
基于FPGA的PCI总线接口多通道DMA控制器的设计与实现
赛灵思全球首个28nm FPGA Kintex-7 325T给力发货
基于FPGA的卷积码编译码器
基于RTL综合策略的状态机优化方案
合作研究取得成功,汽车、工业和通信电子设备中的微电子系统进一步微型化
SDSoC开发环境能为您带来什么
相关视频
【视频】在下一代定制设计中使用软核MIPS处理器的5个原因
【视频】PlanAhead设计分析工具学习系列1——简介
【视频】使用PlanAhead进行RTL与IP的设计入门——PlanAhead学习系列4
【视频】使用PlanAhead设计保存——PlanAhead学习系列8
【视频】采用赛灵思设计平台的ADI FMC模块演示
【视频】植物识别(第三届OpenHW开源硬件与嵌入式大赛三等奖)
相关博客文章
ETCS-i 硬件设计分析
FPGA实战演练逻辑篇54:VGA驱动接口时序设计之1概述
5.菜鸟初入FPGA之LED显示移位,位拼运算
一行错误代码葬送了日本这颗18亿元的最新卫星
数字集成电路与系统设计MooC规划
这世界也只有加班猫告诉你什么叫FPGA时序约束
相关小组话题
DelayMatrix查看不到一些信号相应于ClkOut的延迟?
请问这个UART程序为什么不能进入中断
【代网友zylok提问】在FPGA设计DSP中实现脉冲输出时,请问我如何实现用快速除法器得出频率,控制输出脉冲?
用于移动宽带基础设施的新一代无线电数字前端解决方案
【USB】YCbCr422转Gray灰度HDL-VIP实现
MAX II UFM
Copyright © 2005-2020 kaiyun官方注册版权所有
京ICP备10017138号-2
map