DE2_实验练习解答—lab5_Clocks_and_Timers_【Verilog】【Digital_Logic】AET-电子技术应用-最丰富的电子设计资源平台

DE2_实验练习解答—lab5_Clocks_and_Timers_【Verilog】【Digital_Logic】
所属分类：解决方案
上传者：hbcxzcj
文档大小：70 K
标签：Altera Verilog Quartus II
所需积分：0分积分不够怎么办？
文档介绍：设计一个3位的BCD计数器。其值按秒递增，输出显示在HEX2~0上，用KEY0复位。计数器的控制信号由50MHz的时钟提供。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动