CMOS工艺多功能数字芯片的输出缓冲电路设计AET-电子技术应用-最丰富的电子设计资源平台

CMOS工艺多功能数字芯片的输出缓冲电路设计
所属分类：技术论文
上传者：serena
标签：CMOS 多功能数字芯片
所需积分：1分积分不够怎么办？
文档介绍：为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6m CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计，整体电路采用Hspice和CSMC 2P2M 的0.6m CMOS工艺的工艺库（06mixddct02v24）仿真，基于CSMC 2P2M 0.6m CMOS工艺完成版图设计，并在一款多功能数字芯片上使用，版图面积为1 mm，并参与MPW（多项目晶圆）计划流片，流片测试结果表明，在输出负载很大时，本设计能提供足够的驱动电流，同时延迟时间短、并占用版图面积小。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动