头条 Linux教学——linux内核调度详解 本文档基于linux3.14 ，linux内核调度详解 开云足球链接 教程：关于FPGA上HBM 425GB/s内存带宽的实测 本文是第一篇详细介绍HBM在FPGA上性能实测结果的顶会论文（FCCM2020，Shuhai: Benchmarking High Bandwidth Memory on FPGAs），作者是浙江大学王则可博士！感谢王则可博士允许本公众号转载该论文的中文译文。论文给出了FPGA上HBM可提供高达425GB/s内存带宽的实测结果！结合前两天，本公众号转发老石的文章，目前采用Chiplet技术的光口速率可以达到惊人的2Tbps。而本文介绍的同样采用Chiplet技术的HBM，访存带宽高达425GB/s，那么采用这样光口和缓存的网卡会是一种怎样的高性能呢？对NIC或者Switch内部的总线带宽又有怎样的要求呢？我们期待着能够用2Tbps接口和HBM技术的NIC或者Switch的出现。 发表于：2022/12/20 教程：FPGA对芯片有何影响 FPGA如何实现连接？ FPGA（现场可编程门阵列）自诞生以来就一直在冲击着专用集成电路（ASIC，ApplicaTIon Specific Integrated Circuit）芯片界的神经。在20世纪80年代中期，RossFreeman和他的同事从Zilog手中购买了这项技术，并着手创办了针对ASIC仿真和教育市场的Xilinx。（Zilog出自埃克森美孚石油公司，因为在20世纪70年代，人们已经开始担心石油会在30年后枯竭，这一点在今天仍然适用）。同时，Altera也以类似的技术为核心成立。 发表于：2022/12/20 教程：基于FPGA的Sobel边缘检测工作原理 在本项目中，我们将研究如何使用 HLS 构建 Sobel 边缘检测 IP 核，然后将其包含在我们选择的 Xilinx FPGA 中。 发表于：2022/12/20 教程：FPGA高速信号处理的片外静态时序分析 在高速信号处理时的时许约束不仅仅包括片内时序约束，要想实现高速信号的有效传输就必须进行片外静态时序分析。本文作为在高速信号处理时信号输入输出的理论参考，之所以说作为理论参考是因为由于高速信号处理，具体的一些参数无法实际计算出来，只能在理论参考的方向进行不断尝试。 发表于：2022/12/20 入门：FPGA知识汇集-FPGA时序基础理论 对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想在很短的时间限制里，让数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。同时，时序和信号完整性也是密不可分的，良好的信号质量是确保稳定的时序的关键，由于反射，串扰造成的信号质量问题都很可能带来时序的偏移和紊乱。因此，对于一个信号完整性工程师来说，如果不懂得系统时序的理论，那肯定是不称职的。本章我们就普通时序（共同时钟）和源同步系统时序等方面对系统时序的基础知识作一些简单的介绍。 发表于：2022/12/20 教程：AMD-XilinxFPGA解决传输中的信号完整性方案 随着数据带宽需求的持续增长，数据传输从并行变成串行，收发器的速率越来越高，无论在单板内或者通过光纤和背板传输，都会带来一系列信号完整性问题。信号完整性，是指系统电路在信号传输过程中保持信号时域和频域特性的能力。如果信号经过信号线传输后依旧能保持其正确的功能特性，即信号在电路中能以正确的时序、幅度、相位等做出相应的动作，就表明该电路有较好的信号完整性。反之，就是信号完整性是有一定的问题的。信号完整性问题如何解决，如何保证误码率满足协议要求，从芯片选型、电路设计，再到PCB Layout的全过程都需要考虑。 发表于：2022/12/11 入门：FPGA/CPLD设计的8个常见问题 这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量，对于FPGA可以用消耗的FF（触发器）和LUT（查找表）来衡量，更一般的衡量方式可以用设计所占的等价逻辑门数。 速度指设计在芯片上稳定运行所能达到的最高频率，这个频率由设计的时序状况来决定，以及设计满足的时钟要求：PAD to PAD TIme 、Clock Setup TIme、Clock Hold TIme、Clock-to-Output Delay等众多时序特征量密切相关。 发表于：2022/12/11 入门：简谈Xilinx FPGA原理及结构 FPGA是在PAL、PLA和CPLD等可编程器件的基础上进一步发展起来的一种更复杂的可编程逻辑器件。它是ASIC领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。 发表于：2022/12/11 入门：FPGA之组合逻辑与时序逻辑、同步逻辑与异步逻辑的概念 如果数字电路满足任意时刻的输出仅仅取决于该时刻的输入，那么该数字电路为组合逻辑电路。相反，如果数字电路任意时刻的输出不仅取决于当前时刻的输入，而且还取决于数字电路原来的状态，那么该数字电路为时序逻辑电路。 发表于：2022/12/11 入门：相比CPU、GPU、ASIC，FPGA的优势 最近几年，FPGA这个概念越来越多地出现。例如，比特币挖矿，就有使用基于FPGA的矿机。还有，之前微软表示，将在数据中心里，使用FPGA“代替”CPU，等等。 其实，对于专业人士来说，FPGA并不陌生，它一直都被广泛使用。但是，大部分人还不是太了解它，对它有很多疑问——FPGA到底是什么？为什么要使用它？相比 CPU、GPU、ASIC（专用芯片），FPGA有什么特点？…… 今天，带着这一系列的问题，我们一起来——揭秘FPGA。 发表于：2022/12/11 « 1 2 3 4 5 6 7 8 9 10 … »
