TMS320C6201 DSP处理器与FLASH存储器接口设计
摘要： DSP与FLASH存储器的接口设计是嵌入式系统设计的一项重要技术，本文以基于三个C6201／C6701 DSP芯片开发成功的嵌入式并行图像处理实时系统为例，介绍这一设计技术。
Abstract：
Key words :
DSP是针对实时数字信号处理而设计的数字信号处理器，由于它具有计算速度快、体积小、功耗低的突出优点，非常适合应用于嵌入式实时系统。自世界上第一片通用D5P芯片TMS320C10于1982年在美国T1公司产生以来，DSP处理器便显示出强盛的生命力。短短二十多年，世界上许多公司便开发出各种规格的DSP处理器，并使它们在通信、自动控制、雷达、气象、导航、机器人等许多嵌入式实时领域得到了广泛应用。20世纪90年代后期美国TI公司推出的面向通讯领域的新一代32位的TMS320C6000系列DSP芯片(简称C6000)是目前世界上最先进的DSP处理器，其中C62XX和C64XX为通用32位定点系列DSP处理器，C67XX为通用32位浮点系列DSP处理器，其指令速度分别高达960～4800MIPS和600MFLOPS～1GFLOPS，可与早期的巨型计算机速度相媲美，且单芯片功耗小于1．5W、采用BGA封装(小型球栅阵列)、体积也很小(最大35mm×35mm×3．5mm)。因此，这些DSP处理器将在许多科技领域发挥重要作用。FLASH存储器是新型的可电擦除的非易失性只读存储器，属于EEPROM器件，与其它的ROM器件相比，其存储容量大、体积小、功耗低，特别是其具有在系统可编程擦写而不需要编程器擦写的特点，使它迅速成为存储程序代码和重要数据的非易失性存储器，成为嵌入式系统必不可少的重要器件。DSP与FLASH存储器的接口设计是嵌入式系统设计的一项重要技术，本文以基于三个C6201／C6701 DSP芯片开发成功的嵌入式并行图像处理实时系统为例，介绍这一设计技术。
1 C6201／C6701新一代DSP处理器
1．1 C6201／C6701的特点及外部存储器接口EMIF
C6201为通用32位定点DSP处理器，C6701为通用32位浮点DSP处理器，它们采用并行度很高的处理器结沟，从而具有许多突出的特点：
DSP核采用改进的超长指令字(VLIW)体系结构和多流水线技术，具有8个可并行执行的功能单元，其中6个为ALU，两个为乘法器，并分成相同功能的两组，在没有指令相关情况下，最高可同时执行8条并行指令； ·具有32个32位通用寄存器，并分成两组，每组16个，大大加快了计算速度；
片上集成了大容量的高速程序存储器和数据存储措，最高可以200Mbit／s的速度访问，并采用改进的多总线多存储体的哈佛结构。程序存储器为64K字节、256位宽．每个指令周期可读取8个指令字，还可灵活设置为高速CACHE使用；数据存储器采用双存储块，每个存储块又采用多个存储体，可灵活支持8／16／32位数据读写。C6701还可支持64位访问，每个时钟可访问双32位故据．C6701还可访问双64位IEEE双精度浮点数据； 片上集成了32位外部存储器接口EMIF，并且分成4个时序可编程的空间(CE0、CEl、CE2、CE3)，可直接支持各种规格SDRAM(除CEl空间外)、SBSRAM、SRAM、ROM、FLASH、FIFO存储器。同时，CEl空间还可直接支持8／16位宽的异步存储器读访问，EMIF接口信号如图1所示；
片上集成了4个主DMA控制器和一个辅助DMA控制器：
片上集成了两个32位多功能定时器；
片上集成了两个多通道通用串行通讯口；
片上集成了16位宿主机HPI端口，与EMIF端口一起。可支持构成并行多处理器系统；
片上集成的锁相循环PLL电路，具有4倍频外部时钟的功能，从而在外部可采用较低的时钟电路，而在片内可高频（120MHz、150MHz、167MHz、200MHz）地进行计算；
片上集成了符合IEEE标准的JTAG在系统仿真接口，大大方便了硬件调试；
具有一个复位中断，一个非屏蔽中断，4个边沿触发的可编程的可屏蔽中断；
双电源供电，内核电源为1．8V，外围设备电源为3．3V，功耗低于1．5W；
采用352BGA小型球栅阵列封装，体积很小；
具有丰富的适合数字运算处理的指令集，并且所有的指令为条件转移指令。
C6201／C6701高度的并行结构特点、高速的时钟频率使其具有高达1600MIPS和400MMAC的运算能力，比通常使用的DSP计算速度快十几倍，甚至几十倍，再加上其具有并行执行、多功能、多任务的能力和丰富的指令集以及体积小、功耗低、易于使用的特点，使它非常适合在嵌入式实时系统中应用；同时TI公司开发了高效的C编译器和多功能的集成开发系统CODE COMPOSER STUDIO(简称CCS)以及高性能的仿真器，大大简化程序代码的编写与调试。
1．2 C620I／06701的引导工作方式
在加电后，C6201／C6701可采用直接从零地址(只能为外部存储器)开始执行程序的不引导方式工作；也可采用辅助DMA先自动从宿主机HPI端口或外部CEl空间(8／16／32位ROM)加载64K字节程序至零地址(片上存站器或外部存储器)，然后再从零地址开始执行程序的引导方式工作。C6201／C6701的这些工作方式由上电复位时5个引导方式管脚BOOTMODE[4：0]的信号电平决定，这些电平信号还决定地址映射方式是采用某种类型、速度的外部存储器为零地址的MAPO方式，还是采用片上程序存储器为零地址D6 MAPl方式。这种结构特点大大增加了系统设计的灵活性。在引导工作方式中，当零地址为片上程序存储器时，程序直接从高速256位宽的片上程宇存储器并行执行，能充分发挥DSP的高速性能；而其它工作方式中，程序是从外部慢速32位宽的存储器开始出行执行。因此，基于C6000的嵌入式系统一般采用引导三片上程序存储器执行的工作方式，如表1所示。
2 FLASH存储器MBM29LV800BA
2．1 MBM29LV800BA介绍
MBM29LV800BA是FUJITSU公司生产的1M×8／512K×l6位的FLASH存储器，其管脚信号如图2所示。／BYTE为×8或×16工作方式配置管脚(／BYTE接低时为×8方式，地址线为[A-1，A0，…A18]共20根，数据线为DQ[0：7]，数据线高8位不用；／BYTE接高时为×16方式，地址线为A[0：18]共19根，A-1，不用，数据线为DQ[0：15])；RY／*BY为表示FLASH就绪或忙的管脚(它是集电极开路引脚，多个RY／*BY管脚可通过上拉电阻直接"线与"连接)。
MBM29LV800BA具有许多特点，主要如下
单电源3．0V读、编程写入、擦除；
与JEDEC标准的命令集和引脚分布兼容；
增加了快速编程写人命令，写入仅需两个总线周期；
具有至少100 000次的编程写入／擦写寿命；
灵活的扇区结构支持整片内容擦除、任一扇区内容擦除、相连续的多扇区内容并行擦除；
具有嵌入式编程写入算法，可自动写入和验证写入地址的数据；
具有嵌入式擦除算法，可自动预编程和擦除整个芯片或任一扇区的内容；
具有数据查寻位和切换位，可以通过软件查寻方法检测编程写入／擦除操作的状态；
具有RY／*BY管脚，可以通过硬件方法检测编程写入／擦除操作的状态；
自动休眠功能，当地址保持稳定时，自动转入低功耗模式；
具有低电压禁止写入功能；
具有擦除暂停／擦除恢复功能，
2．2 MBM29LV800BA的主要命令及嵌入式算法
MBM29LV800BA的编程写入及擦除命令如表2所示。其中，X为十六进制数字的任意值，RA为被读数据的FLASH地址，RD为从FLASH地址RA读出的数据，PA为写编程命令字的FLASH地址，PD为编程命令宇，SA为被擦除内容的扇区地址。 MBM29LV800BA具有嵌入式编程写入和擦除算法机构，当向FLASH写入数据内容或擦除其扇区内容时，需要根据相应的算法编程才能完成。其编程擦除算法流程为：首先写编程擦除命令序列；然后运行数据测试算法以确定擦除操作完成；其编程写入算法流程为：程序开始，首先验证写入扇区是否为空，不空则运行擦除算法；然后运行编程写入算法，写编程写入命令序列，再运行数据测试算法或查询RY／*BY管脚信号以确定该次操作完成。地址增1继续上述过程，否则结束操作；数据测试算法主要是测试DQ7和DQ5位的数据变化，以确定泫次操作是进行中、完成、还是失败。
3 C6201／6701与FLASH的接口设计
基于C6000系列DSP处理器的嵌入式系统往往采用地址映射方式为MAPl的ROM引导方式。这种方式是把开发成功的敝入式可执行程序烧写在CEl空间(从0~01400000地址开始的ROM存储器)中，并根据引导方式设置相应的引导模式管脚BOOTMODE[4：0]。这样，当嵌入式系统上电工作时，从复位信号的上升沿开始，辅助DMA把执行程序从引导ROM中移至片上程序存储船中，然后在片上程序存储器开始执行程序。这种方式呵充分发挥C6000系列DSP的并行结构特点，具有最好的执行性能。当引导ROM器件采用FLASH存储器MBM29LV800BA时，C6201／C6701与FLASH存储器以8位方式连接的接口设计如图3所示。FLASH的地址线[A-1，A0，…A18]与DSP的EMIF接口地址线[EA2，EA 3+…，EA21]直接相连；FLASH的低8位数据线DQ[0：7]与EMIF接口数据线[ED0，…，ED7]直接相连，高8位数据线DQ[8：15]不连接；读写使能信号可直接相连；EMIF接口的片选信号／CEl与字节使能信号／BE0"相与"后与FLASH的片选信号相连；FLASH的方式信号／BYTE接地；由于EMIF接口的ARDY信号为低时，DSP自动插入等待时钟周期，因此，FLASH的就绪或忙RY／*BY信号经上拉电阻直接与ARDY信号相连，这种设计使FLASH的编程写操作可不运行数据测试算法，大大简化了程序设计；C6201／C6701与FLASH以16位或32位方式相连咱6接口设计与8位方式类似。
4 引导程序开发实现过程
C6000系列DSP的引导程序开发实现不能一步完成，它需要一系列的实现步骤：首先，在硬件设计的同时，可在C6000系列DSP的集成开发环境CCS中，用C语言和汇编语言编写应用程序USAGE．C，通过编译、连接查找、修正原程序中的错误，生成COFF格式的可执行文件USAGE．OUT；其次，当硬件设计成功时，利用仿真器加载软件程序USAGE．OUT到硬件系统中调试验证软件程序，直至程序无错误；然后，编写、加载链接指令文件Link．crud，重新编译、链接软件程序生成BOOT．OUT文件，再利用TI公司提供的HEX转换工具包中的转换程序和FLASH存储器宽度，把该BOOT．OUT文件转换为相应的BOOT．HEX文件，由于转换工具包中没有提供相应的转换程序把BOOT．OUT文件直接转换为FLASH认可的二进制文件，因此还需要编写转换程序把BOOT．HEX文件再转换为BOOT．BIN二进制文件；最后，在CCS中编写FLASH写入程序，编译、链接生成可执行文件，并通过JTAG端口加载运行，把得到的引导程序BOOT．BIN作为数据文件写入引导FLASH存储器中。需注意的是程序写入FLASH存储器时，需要把CEl空间寄存器设计为32位宽度存储器接口方式。
设置引导方式管脚BOOTMODE[4：0]的信号电平为01101。当系统再次加电时，即可直接执行用户开发的嵌入式应用程序。
由于C6000系列DSP处理器具有惊人的运算速度，并且具有体积小、功耗低等特点，必将迅速得到广泛的应用，尽快掌握其开发应用技术，可使其发挥重大作用；FLASH存储器具有容量大、体积小、功耗低、在系统可编程的特点，大大方便了DSP处理器的开发及应用。C6000系列DSP与FLASH的接口设计技术已成功地在作者开发的基于三个C6201／6701处理器的嵌入式实时图像匹配计算机中得到应用。
此内容为AET网站原创，未经授权禁止转载。