摘 要：介绍了美国模拟器件公司的专用于电压调节模块（VRM）的开关电源控制芯片" title="控制芯片">控制芯片ADP3181的主要特点，并设计了基于此芯片的三相交错并联同步整流BUCK电路，阐述了主电路和控制芯片外围电路的设计，给出了实验结果。
关键词：ADP3181 BUCK 交错并联 设计

微处理器及数字信号处理器（DSP）的不断发展给供电系统电压调节模块（VRM）带来了极大的挑战，主要表现在：(1)输出电压" title="输出电压">输出电压的降低。目前VRM的输出电压大多数为1.3V～1.5V，为进一步提高速度，未来将要求输出电压降到1V以下。(2)输出电流的增大。芯片要求VRM的输出电流高达150A。(3)微处理器的工作时钟频率已经高达2GHz～3GHz，未来几年将会达到4GHz，甚至10GHz。因此，电流的瞬态变化非常大，将达到450A/?滋s。(4)VRM作为微处理器的供电单元，有限的主板空间要求其具有高效率、高功率密度和小体积。因此，目前的VRM模块都采用多相" title="多相">多相交错并联的同步整流BUCK电路。
在相同的输出条件下，采用多相并联技术可有效减小每相滤波电感的体积,且开关管的电流仅仅是输出电流的几分之一，同时每相开关频率也可降低为原来的几分之一。这样就可以减小输出电流纹波和降低开关损耗，从而提高变流器效率。针对这种情况，许多电源管理芯片公司相继推出了用于低电压大电流VRM模块的多相输出高性能控制芯片，例如Intersil公司推出的ISL6566、ISL6566A，AD公司推出的ADP3181、ADP3191等。这些器件实现了最快速的瞬态响应和最少数量的输出电容器，为业界提供了集成度最高且最经济的电源管理解决方案。
笔者在介绍了ADP3181芯片特点的基础上，设计了输入为12V、输出电压为1.5V、额定负载电流" title="负载电流">负载电流为65A的三相交错并联同步整流电路。
1 ADP3181内部结构及其特点
ADP3181是美国模拟器件公司推出的专用于多相同步BUCK电路的开关控制芯片，广泛应用于输入为12V的主板CPU供电电源上。

ADP3181内部结构如图1所示^[1]，主要包括：高精度的VID DAC转换器(把CPU设定的数字电压转换成模拟
电压）；反馈电压误差放大器；电流检测放大器；软启动模块；电流平衡模块；限流模块；PWM调制模块；2-/3-/4-相PWM输出逻辑电路等。

ADP3181控制芯片具有以下特点：
(1)可输出多路PWM信号
ADP3181可输出2-/3-/4-路PWM信号给功率驱动芯片，如果某路PWM输出不用，则把该路的PWM输出引脚接地。
(2)可数字设定输出电压。
CPU可通过向 VID0～VID4引脚输入数字信号来设定其所需输出电压，实现动态电压变换。另外,CPUID引脚用于选定VID编码是符合Intel的VRM9标准还是VRD10标准。在ADP3181的芯片资料中给出了相应的两个表格，表中详细列出了每组编码对应的输出电压值。
(3)独特的电流环控制设计
一般的处理器要求设定一条负载线" title="负载线">负载线，即输出电压随着负载电流变化的一条直线，Intel CPU规定该负载线的等效电阻为1mΩ。ADP3181内部有一个电流检测放大器，用来检测总的输出电流。合理设置放大器的增益，使得放大器输出端CSCOMP输出的电压随着负载电流增大而跌落，VID设定电压减去CSCOMP端输出的电压，即为考虑了负载线后的输出电压给定，再接到电压检测放大器的参考端。同时CSCOMP也作为限流比较器的差分输入，实现限流功能。
放大器的CSREF引脚接输出电压正极，每相电流检测点与CSSUM之间通过相同阻值的电阻RPH相连，从而实现电流的相加。Buck电路电流检测方法有多种：(1)直接利用电感的等效串联电阻(ESR)，检测电感两端的电压。这种方法损耗比较低。另外可以在电感旁边放置热敏电阻，用来补偿电感ESR的温度变化，从而增加电流检测的精度。(2)另外配置高精度的检测电阻。这种方法精度高，但是会引入额外的损耗。综合考虑，本文设计采用第一种方法。
ADP3181芯片内部还有一个电流平衡模块。其四个输入引脚SW1～SW4分别用来监测四相的电流。这四个引脚分别通过四个外接电阻RSW1～RSW4接到每相上端MOSFET管的源极上。为了电流平衡，RSW1～RSW4的值通常取一样，但是如果某相的冷却条件比较好，则该相可承担大一点电流，这时，可以把这相对应的RSW设置得大一点。
(4)高精度的电压环控制
ADP3181内部有一个高精度的误差放大器，在整个输出电压以及温度范围内，其最大的检测误差为±14.5mV。另外，FB引脚内部连接一个电流源，该电流源流过FB与输出电压检测点之间的电阻R_B产生一个空载偏置电压，一般的主板生产厂商会自己规定一个偏置电压。
(5)软启动功能
当CPU上电或所需电压改变时，输出电压并不是立即达到给定值，而是缓慢上升，有一个充电延时的过程，以防止CPU的误启动或满足VID变化所需的最小延时时间。
(6)频率可设定
频率由电阻R_T设定，每相频率可高达1MHz。ADP3181的芯片资料给出了R_T与频率的关系曲线。
(7)可靠的过压与过流保护功能
芯片内部具有过压过流保护电路。而且上限电流值可以通过外部电阻R_LIM设定，R_LIM一端与引脚ILIMIT连接，一端接地。当检测到电路过流时，芯片不是马上关断MOSFET管，而是断开delay脚，delay正常工作时电压为3V，断开后delay通过外部并联的电阻电容放电，当电压降到1.8V时，控制芯片就会停止工作。如果在这段时间内，短路情况清除，则电路恢复正常工作。过流擎住延时能够防止暂时的干扰引起的短路而造成的误操作。
2 基于ADP3181的BUCK电路设计
2.1 设计目标
设计一个三相交错并联的同步整流BUCK电路。控制芯片采用美国模拟器件公司的ADP3181，驱动芯片采用该公司的ADP3110。该电路输入为12V，输出为1.5V，额定负载电流为65A， 开关频率f_SW＝750Hz。
2.2 主电路设计
主电路拓扑图如图2所示，其中MOSFET的PWM驱动信号来自电源控制芯片ADP3181与驱动芯片ADP3110。每相采用一片驱动芯片，驱动芯片输出的DRVH信号驱动MOSFETH，DRVL驱动MOSFETL。三相由一片ADP3181控制。

(1)电感值L和输出电容C的选择。L值小，电感尺寸也小，但是电感电流与输出电压纹波大，MOSFET损耗也大。在任何多相变流器中，电感纹波电流的典型峰峰值应该低于该电感直流电流最大值的80％。L的最小值为：

式中,VVID是设定输出电压，RO是设定的负载线电阻，即输出电压随着负载电流变化的等效电阻，n是相数，VRIPPLE是输出电压纹波，Intel公司规定VRIPPLE不能超过10mV。因此计算出来的L?叟284nH。输出电容C选择10个560μF的电容。
(2)MOSFET的选择。电路的额定负载电流为65A，由于采用三相交错并联，所以每相额定负载电流为21.7A。MOSFETH选择IPD12N03L，耐压30V，允许通过最大电流30A，R_DS=10.4mΩ。MOSFETL选择IPD06N03L，耐压30V，允许通过最大电流50A，R_DS=5.9mΩ。采用两个MOSFETL并联主要是因为电路占空比低，因此MOSFETL导通时间比较长，导通损耗比较大，并联之后等效串联电阻减小，导通损耗也减小。
2.3 控制芯片外围电路参数设计
控制芯片外围电路图如图3所示。

(1)RT的选择。由于开关频率f_SW＝750Hz，因此每相开关频率为250Hz。根据f_SW与RT曲线可得到R_r为250kΩ。
(2)斜坡电阻RP的选择。斜坡电阻是用来设定内部PWM调制电路中PWM斜率的大小。这个电阻的大小会影响到热平衡、稳定性以及电路的瞬态响应。RP的值可用下式计算：

式中，A_R是内部调制放大器增益，为0.2；A_D是电流平衡放大器增益，为5；R_DS是MOSFETL总导通电阻；C_R是内部斜坡电容，为5pF。代入式(2)可算出RP为267kΩ。比较接近1%电阻的典型值为226kΩ。
(3)外部电阻R_LIM的选择。限流点的设置是通过ILIMIT引脚接的外部电阻R_LIM来设定的，R_LIM可用下式计算：

式中，V_LIM、A_LIM为芯片固定的参数，分别为3V与10mv/μA。负载线电阻为1mΩ。设定ILIM为90A时可求得RLIM为333kΩ。
另外反馈补偿电路可按照典型Ⅲ型设计^[2]。
3 实验结果
对上述设计进行了实验调试。当输入电压在12V±10%的范围内时，输出电压都能稳定在1.5V。负载在20A到额定负载65A之间电源效率都超过80%。电源的PWM波形与输出电压波形如图4所示。图中输出电压为1.48V是因为有20mV空载偏置电压。图5为过流捕捉波形，其中示波器通道1测量输出电压波形，通道2测量DELAY引脚电压波形，通道3检测PWM波形。

本文利用ADP3181高性能电源控制芯片的特点，设计了三相交错并联同步BUCK电路。实验证明，ADP3181集成度高，性能可靠且功耗小，用它设计的VRM性价比高、结构简单、稳态与动态性能良好、效率高，具有广阔的应用前景。

参考文献
[1] 张占松,蔡宣三. 开关电源的原理与设计.修订版.北京：电子工业出版社，2004.
[2] 章赛军，杨永宏，柯建兴，等. 电压反馈型BUCK变换器环路补偿设计.通信电源技术，2004，21(6).
[3] ADP3181 Datasheet. Analog Device company,2005.
[4] 李彦峰，刘晨阳. 低压大电流开关电源的设计[J].电源技术应用，2002，5(12)：5－7.