DDR5仿真精度研究及在内存升级中的应用-AET-电子技术应用

DDR5仿真精度研究及在内存升级中的应用

2023年电子技术应用第8期

黄刚，姜杰，吴均

（深圳市一博科技股份有限公司，广东深圳 518051）

摘要：使用Cadence公司的SystemSI对DDR信号通道进行整体仿真，同时，借助一博科技自研的Interposer夹具进行测试，经过多次的仿真测试拟合，所介绍的DDR仿真测试方法可以达到较高的精度。随着对内存带宽的需求不断提升，作为当前主流的DDR4局限性日益明显，通过具体案例说明了DDR5信号完整性提升的具体技术，并通过仿真对比，展示了DDR5在内存升级过程中的优势。

关键词： DDR4 DDR5 SystemSI Interposer DFE

中图分类号：TN402 文献标志码：A DOI: 10.16157/j.issn.0258-7998.239806
中文引用格式：黄刚，姜杰，吴均. DDR5仿真精度研究及在内存升级中的应用[J]. 电子技术应用，2023，49(8)：53-58.
英文引用格式：Huang Gang，Jiang Jie，Wu Jun. Research on DDR5 simulation accuracy and application in memory upgrading[J]. Application of Electronic Technique，2023，49(8)：53-58.

Research on DDR5 simulation accuracy and application in memory upgrading

Huang Gang，Jiang Jie，Wu Jun

(Shenzhen Edadoc Technology Co.，Ltd.， Shenzhen 518051， China)

Abstract：This paper uses Cadence's SystemSI for DDR whole channel simulation, and the interposer fixture developed by EDADOC Technology for testing. After multiple verification simulation with testing data, the DDR simulation and testing method offered by this paper can achieve high accuracy. With the increasing demand for memory bandwidth, the limitations of DDR4, the current mainstream, are becoming increasingly obvious. This paper illustrates the specific technologies for improving the signal integrity of DDR5 through specific cases, and demonstrates the advantages of DDR5 in the process of memory upgrading through simulation comparison.

Key words :DDR4；DDR5；SystemSI；Interposer；DFE；ODT

0　引言

随着并行领域对数据存储快速响应需求的日益增加，DDR（Double Date Rate SDRAM）的信号速率越来越高， DDR设计难度也越来越大。传统仿真方法仅对DDR的单个信号进行仿真，忽视了并行信号之间串扰的影响；而传统的探针点测方法存在测试精度低、无法测试正反贴布局的DDR芯片、无法测试信号时序等显著缺点，因此，选择合适的仿真工具和测试方法的重要性愈发凸显。本文介绍的DDR仿真及测试方法，克服了传统方法的缺点，可以达到较高的精度。

同时，随着对内存带宽需求的不断提升，作为当前主流的DDR4技术局限性日渐明显，拥有更高带宽和更低功耗的DDR5应用越来越广泛，本文通过具体案例，说明了DDR5信号性能改善的具体方面，同时，通过仿真对比，展示了DDR5在内存方案升级过程中的优势。

本文详细内容请下载：https://www.chinaaet.com/resource/share/2000005476

作者信息：

黄刚，姜杰，吴均

（深圳市一博科技股份有限公司，广东深圳 518051）

微信图片_20210517164139.jpg

原创声明：此内容为AET网站原创，未经授权禁止转载。

相关内容