文献标志码：A
DOI: 10.16157/j.issn.0258-7998.223427
中文引用格式：林建华，沈秀风，田春雨. 一种基于FPGA的多路高速雷达数据存储技术[J]. 电子技术应用，2023，49(6)：114-120.
英文引用格式：Lin Jianhua，Shen Xiufeng，Tian Chunyu. A storage technology of the multi-channel high-speed radar data based on FPGA[J]. Application of Electronic Technique，2023，49(6)：114-120.
0 引言
相控阵等先进雷达系统的性能日趋复杂，短时间内就会产生大量数据，高达几吉字每年秒以上。采用数据存储技术记录雷达数据，为雷达的研制调试、检飞试验、实战演习等方面提供数据分析的依据。研制便携式或集成式存储单元，将雷达的多路海量高速数据进行实时连续记录、转储分析和在线回放。便携式存储单元作为一个独立设备，方便携带，但系统集成度低；集成式存储单元作为雷达的配套组成模块，通过背板等方式与雷达分系统互连，利于系统集成。
国内已有大量的数据存储技术的研究，文献[3]使用PCIe交换和NVMe固态盘（Solid State Disk，SSD）存储阵列实现RAID0，最大存储带宽为3.2 GB/s，容量为10 TB，为本文的存储架构设计提供一定的基础，但带宽受限且集成度不高；文献[4]采用FPGA侧的NVMe主控端IP核，外挂单片NVMe固态盘，架构简单，带宽有限，若FPGA实现软RAID0功能，难度较大，且FPGA的PCIe IP核资源有限；文献[5]提出了SATA存储方案，以FPGA作为逻辑控制核心，内嵌8个SATA控制器，完成SATA SSD盘阵读写性能，达到3.3 GB/s的存储带宽，当要求更高存储带宽时，因SATA在写盘过程中会不定期启动垃圾回收，很难保证存储阵列稳定连续写盘，且需更多数量的SATA SSD提高带宽，扩展性受限。
综上，各种数据存储技术适用于一定的应用场景，但要满足复杂雷达系统的数据路数多、记录时间长、存储带宽高、集成度高等要求，国内几乎没有相关文献报道。结合实际工程应用需求，将存储单元设计成6U VPX标准单板形式，通用性和适配性强，可与雷达分系统无缝集成；底层利用了PCIe Gen3通道的低延时和并行性，提升了数据传输带宽；利用了FPGA丰富的高速串行数据收发接口以及高效的并行数据处理性能，方便与雷达系统的多路高速光纤信号互连，保证NVMe SSD盘阵的高速存储。
本文详细内容请下载：https://www.chinaaet.com/resource/share/2000005360
作者信息：
林建华，沈秀风，田春雨
（中国电子科技集团公司第五十八研究所，江苏 无锡 214000）
