kaiyun官方注册
您所在的位置: 首页> 测试测量> 设计应用> 基于USB2.0总线的NAND Flash检测及控制方法
基于USB2.0总线的NAND Flash检测及控制方法
电子技术应用
申晓敏,钱礼华,杜剑英,党峰,刘保炜
(中国兵器工业试验测试研究院,陕西 华阴 714200)
摘要:在高速大容量存储装置设计中多采用NAND Flash存储器,针对目前采用串口检测坏块、实现数据读写的方法存在检测速度慢、等待时间长等缺点,提出了基于USB2.0总线的NAND Flash检测与控制方法。利用FPGA逻辑控制功能和高速USB接口芯片设计通信和控制电路,并通过上位机软件实现对Flash的命令、操作控制,由用户通过PC应用程序完成对NAND Flash的读写、擦除检测及坏块标定。经实验应用验证,该方法检测、读写速度快,使用灵活,能准确、有效实现数据的快速读写、擦除及坏块标定,可广泛应用于存储测试装置的设计研制中。
中图分类号:TP206
文献标志码:A
DOI: 10.16157/j.issn.0258-7998.223577
中文引用格式:申晓敏,钱礼华,杜剑英,等. 基于USB2.0总线的NAND Flash检测及控制方法[J]. 电子技术应用,2023,49(6):44-48.
英文引用格式:Shen Xiaomin,Qian Lihua,Du Jianying,et al. NAND Flash detection and control method based on USB2.0 bus[J]. Application of Electronic Technique,2023,49(6):44-48.
NAND Flash detection and control method based on USB2.0 bus
Shen Xiaomin,Qian Lihua,Du Jianying,Dang Feng,Liu Baowei
(China Ordnance Industry Test and Testing Institute, Huayin 714200, China)
Abstract:At present, NAND Flash memory is mostly used in the design of high-speed and large-capacity storage device. Aiming at the shortcomings of serial port detection and data reading and writing methods, such as slow detection speed and long waiting time, a NAND Flash detection and control method based on USB2.0 bus was proposed. The communication and control circuit is designed by using FPGA logic control function and high-speed USB interface chip, and the command and operation control of Flash is realized by PC software. The user can complete the reading and writing, erasing detection and bad block calibration of NAND Flash through PC application program. The experimental results show that the method is fast, flexible, accurate and effective in reading, writing, erasing and bad block calibration, and can be widely used in the design and development of storage test devices.
Key words :USB bus;Flash memory;FPGA;detection

0 引言

数据存储记录技术一直是航空、航天、兵器领域研究的关键技术,随着弹载、机载飞行器飞行过程中和靶场试验过程中需要记录的数据量不断增加,对存储测试设备的存储、读取速度和数据可靠性提出了更高的要求。而Flash闪存是一种非易失性存储器,即使在供电电源关闭后仍能保持片内信息。Flash 集其他类非易失性存储器的特点,与EPROM相比较,闪速存储器具有成本低、密度大的特点;与其他类型非易失性存储器相比较,Flash存储器具有容量大、读写速度快、成本低、使用方便等优点,它的这些优点使其在存储测试领域得到广泛的应用。但由于Flash芯片在使用前需对所有存储块进行遍历扫描,建立坏块表,若采用传统的方法对每个坏块进行检测,并建立坏块表,这种方式在大容量高速存储阵列中使用会对存储速度造成影响,且占用大量FPGA资源。同时由于NAND Flash在生产和使用的过程中都有可能产生坏块,使得系统变得不稳定,且这些坏块是随机分布的,故在使用前需对其进行读写检测并标识,以提高Flash存储器的使用效率和有效利用率,解决Flash芯片的坏块管理是提高存储可靠性和存储速度的关键。许多学者探索了各种处理方法,如在FPGA内建RAM块来存储坏块、在FPGA程序执行时跳过对坏块的操作、使用EPPROM来存储坏块信息,这些方法增加了系统硬件资源和软件的复杂程度,且无法及时处理在使用过程中出现的坏块,而且对Flash的操作通过串口或串行总线实现,数据传输速率低,大大降低了系统工作效率,不适于在高速大容量数据采集存储设计中的应用。针对以上问题,本文在对Flash工作机理分析和USB芯片选型、接口控制设计的基础上,提出了基于USB2.0总线的NAND Flash检测与控制方法,可以实现Flash坏块的检测标识和数据的快速传输,以及与上位机的通信,为高速大容量数据采集存储设计提供技术保障。



本文详细内容请下载:https://www.chinaaet.com/resource/share/2000005346




作者信息:

申晓敏,钱礼华,杜剑英,党峰,刘保炜

(中国兵器工业试验测试研究院,陕西 华阴 714200)


微信图片_20210517164139.jpg

此内容为AET网站原创,未经授权禁止转载。
Baidu
map