事实上，MCU对有些任务来说是很适合的，但对其它一些任务来说可能做的并不好。举例来说，当需要并行执行大量计算任务时，FPGA可能会让你喜出望外。

　　如果我们进一步放大，我们可以看到，每个可编程模块都包含有许多数字功能。在这个例子中，我们可以见到一个三输入的查找表（LUT）、一个复用器和一个触发器，但重要的是我们要认识到，这些功能的数量和类型对不同系列的 FPGA 来说是会变化的。

　　触发器可以被配置（编程）为寄存器或锁存器；复用器可以被配置为选择一个到逻辑块的输入或 LUT 的输出；LUT 可以被配置为代表任何所要求的逻辑功能。在实际应用中，即使最简单的 FPGA 都会使用四输入 LUT，而一些更大更复杂的器件甚至会宣称使用六、七或八输入的 LUT，但为了简单起见，我们还是讨论三输入版本。

　　我们会在以后的文章中讨论各种类型的 FPGA 实现技术。现在我们只需要知道，FPGA 内部的可编程单元可以用反熔丝、闪存单元或 SRAM 内存单元来实现。先让我们看一个用反熔丝技术创建的 FPGA 吧。这是一种一次性可编程（OTP）技术，这意味着一旦你编程了这个 FPGA，它将永远保持这个状态而不再改变。

　　对基于反熔丝技术的 FPGA 来说，编程器件相当于通过“硬件连线”将第一组复用器的输入连接到实现目标逻辑功能所需的正确 0 或 1 值。我们使用这个 LUT 实现了前面那张图隐含的公式 y=（a & b）|c。在实际应用中，复用器可以用场效应管的分支“树”来实现，但我们在这里真的不用担心最底层的实现细节。另外一种非常常见的 FPGA 实现技术是使用 SRAM 配置单元。同样，我们会在以后的文章中讨论更多的细节。这里我们所要知道的仅是当电路板第一次上电时，基于 SRAM 的 FPGA 会加载配置信息（我们可以把这个过程想像为器件的编程）。

　　我没有显示 0 和 1 被加载进 SRAM 单元的那种机制，因为我不想让问题变得复杂。出于这次讨论的目的，我们真的无需担心这种“魔术”是如何发生的。我在这里唯一要提的事（给你考虑的空间）是—使用一种被称为部分再配置的技术—FPGA 的一部分可以发起对另一部分进行再配置（当然反过来也行）。对于具有微控制器和 / 或软件背景的读者来说，我们可以将这种技术想象为相当于自我修改代码的硬件。这意味着这种技术是非常非常强大的，但也会带来很难隔离和调试的问题。

　　FPGA 器件还包含有通用的输入 / 输出（GPIO）引脚和焊盘。通过配置单元，FPGA 器件内的互连部分可以被编程为这样：将器件的主输入连接到一个或多个可编程逻辑块的输入。任何逻辑块的输出也可以用来驱动任何其它逻辑块的输入和 / 或 FPGA 器件的主输出。另外，GPIO 引脚可以被配置为支持种类广泛的 I/O 标准，包括电压、终端阻抗、摆率等。

　　世界上第一块 FPGA 与本文中讨论的架构非常类似。这块 FPGA 就是赛灵思公司在 1985 年推出的 XC2064（是用 2um 工艺节点制造的），它包含有 8×8=64 的逻辑块阵列，每个逻辑块包含一个四输入 LUT 和其它一些简单功能。从那以后，FPGA 发展势不可挡，正像我们看到的那样，更为复杂的 FPGA 架构

　　如果某个逻辑功能（比方说计数器）是用 FPGA 的可编程构造实现的，那么这个功能可以被说成“软功能”。相比之下，如果某个功能是直接用芯片实现的，则被说成“硬功能”。（随着这些功能变得越来越大越来越复杂，我们一般称它们为内核）。软内核的优势在于，你可以让它们做你想让它们做的任何事。硬内核的优势是它们占用较少的硅片面积，具有较高的性能，并且功耗较低。最优的解决方案是混合使用软内核（用可编程构造实现）和硬内核（直接用硅片实现）。

　　举例来说，该器件可能包含数千个加法器、乘法器和数字信号处理（DSP）功能；数兆位的片上内存，大量的高速串行互连（SERDES）收发器模块，以及众多的其它功能。

　　这是真正让人兴奋的事情，你可以用 FPGA 中的普通可编程构造做的事情之一是，使用其中的一部分实现一个或多个软处理器内核。当然，你可以实现不同规模的处理器。举例来说，你可以创建一个或多个 8 位的处理器，加上一个或多个 16 位或 32 位的软处理器—所有处理器都在同一器件中。

　　一种情形是软件开发人员捕获他们的代码，在 SoC FPGA 的 Cortex-A9 处理器上运行这些代码，然后通过分析识别任何可能严重影响性能并成为瓶颈的功能。这些功能随后可能就转交给硬件设计工程师用可编程构造来实现，它们（这些功能，不是设计工程师）将使用较低的时钟频率提供明显更高的性能，而且功耗更低。

更多信息可以来这里获取==>>电子技术应用-AET<<