kaiyun官方注册
您所在的位置: 首页> 其他> 业界动态> 国产芯片迎难而上的勇气,凸显强大的技术研发能力

国产芯片迎难而上的勇气,凸显强大的技术研发能力

2023-01-19
来源:潜力变实力

据台湾“中时新闻网”1月8日报道,用先进的封装技术连接功能不同的数个芯片以达到先进制程芯片功能的小芯片(又称晶粒)技术,被视为中国突破美国芯片科技禁运的快捷方式。长电科技开发的先进封装技术已开始为国际客户进行芯片封装量产。

移动资讯APP“快科技”报道,面对西方国家对中国进行包括极紫外(EUV)光刻机在内的开云棋牌官网在线客服设备禁运,以小芯片等先进封装技术将成熟制程的芯片组合连结后达到先进制程芯片功能的技术,成为中国突破美方科技禁运的重要路线之一,很快获得明显进展。

报道说,长电科技宣布,该公司开发的XDFOI小芯片高密度多维异构集成系列工艺已按计划进入稳定量产阶段,同步实现国际客户4纳米节点多芯片系统集成封装产品出货,最大封装体面积约为1500平方毫米的系统级封装。

据了解,长电科技将充分发挥这一工艺的技术优势,在高性能计算、人工智能、5G、汽车电子等领域应用,向下游客户提供外形更轻薄、数据传输速率更快、功率损耗更小的芯片成品制造解决方案。

由于众所周知的原因,中国的芯片产业被老美连连采取措施卡脖子,这让国内的科技企业承受着极大的压力,然而中国的科技企业并未因此气馁,反而激发了潜力,连连取得技术破,日前就有国产芯片企业表示在4纳米小芯片技术上取得了突破。

日前中国最大、全球第三大封测巨头长电科技宣布研发成功XDFOI? Chiplet高密度多维异构集成系列工艺,涵盖了2D、2.5D、3D chiplet技术,并已开始为客户封装芯片,代表着中国芯片技术的又一个重大突破。

chiplet技术已成为全球芯片行业高度重视的技术,这是因为当前的芯片制造工艺逐渐接近极限,进一步提升芯片制造工艺的难度极大,而成本更是指数级提升,台积电的3nm工艺就延迟量产,由于成本太高,苹果就舍弃了台积电本计划在2022年量产的3nm工艺,无奈之下台积电只能对3nm工艺进一步改进至N3E以满足苹果对技术的要求。

长电科技研发成功的4纳米chiplet技术代表着当下最先进的水平,它的最大封装面积达到1500mm?,可以将多种工艺生产的芯片封装在一起,通过将多种芯片封装在一起缩短这些芯片间的沟通时间进而大幅提升芯片性能,实现了系统级的封装,充分满足客户的需求。

长电科技的XDFOI? Chiplet为全自研的芯片封装技术,在技术上完全属于自主研发,尤其是在当下如此困难的环境下,长电科技研发的4纳米封装技术无疑代表着国产芯片迎难而上的勇气,以及强大的技术研发能力。

由于众所周知的原因,中国的芯片产业被老美连连采取措施卡脖子,这让国内的科技企业承受着极大的压力,然而中国的科技企业并未因此气馁,反而激发了潜力,连连取得技术破,日前就有国产芯片企业表示在4纳米小芯片技术上取得了突破。

日前中国最大、全球第三大封测巨头长电科技宣布研发成功XDFOI™ Chiplet高密度多维异构集成系列工艺,涵盖了2D、2.5D、3D chiplet技术,并已开始为客户封装芯片,代表着中国芯片技术的又一个重大突破。

chiplet技术已成为全球芯片行业高度重视的技术,这是因为当前的芯片制造工艺逐渐接近极限,进一步提升芯片制造工艺的难度极大,而成本更是指数级提升,台积电的3nm工艺就延迟量产,由于成本太高,苹果就舍弃了台积电本计划在2022年量产的3nm工艺,无奈之下台积电只能对3nm工艺进一步改进至N3E以满足苹果对技术的要求。

长电科技研发成功的4纳米chiplet技术代表着当下最先进的水平,它的最大封装面积达到1500mm²,可以将多种工艺生产的芯片封装在一起,通过将多种芯片封装在一起缩短这些芯片间的沟通时间进而大幅提升芯片性能,实现了系统级的封装,充分满足客户的需求。

长电科技的XDFOI™ Chiplet为全自研的芯片封装技术,在技术上完全属于自主研发,尤其是在当下如此困难的环境下,长电科技研发的4纳米封装技术无疑代表着国产芯片迎难而上的勇气,以及强大的技术研发能力。

4纳米芯片是5纳米之后、3纳米之前最先进的硅节点技术,也是导入小芯片(Chiplet)封装的一部分。作为集成电路领域的顶尖科技产品之一,4纳米芯片可被应用于智能手机、5G通信、人工智能、自动驾驶,以及包括GPU、CPU、现场可编程门阵列(FPGA)、专用集成电路(ASIC)等产品在内的高性能计算(HPC)领域。

在市场的不断推动下,包括消费电子等领域产品不断朝向小型化与多功能化发展,芯片尺寸越来越小、种类越来越多,对先进封测技术的需求也越来越高。诸如4纳米等先进工艺制程芯片,需要先进的封装技术以确保其更好的系统级电学、热学性能。

同时,封装技术也在向多维异构发展。相比于传统的芯片叠加技术,多维异构封装通过导入硅中介层、重布线中介层及其多维结合,来实现更高维度芯片封装。该中介层封装的另一特点是能够优化组合不同的密度布线和互联从而达到性能和成本的有效平衡。

此前,2021年7月,长电科技推出的XDFOI多维先进封装技术,就是一种面向小芯片的极高密度、多扇出型封装高密度异构集成解决方案,其利用协同设计理念实现了芯片成品集成与测试一体化,涵盖2D、2.5D、3D集成技术,能够为客户提供从常规密度到极高密度,从极小尺寸到极大尺寸的一站式服务。




更多信息可以来这里获取==>>电子技术应用-AET<<

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306116;邮箱:aet@chinaaet.com。
Baidu
map