一种高线性度的2.4 GHz CMOS功率放大器设计
2022年电子技术应用第12期
王家文1，2，潘文光1，2
1.中国科学院大学 微电子学院，北京100049；2.南京中科微电子有限公司，江苏 南京210018
摘要：为了满足目前物联网低成本、低功耗与较高线性度的市场应用需求，提出了一种高线性度的2.4 GHz功率放大器(PA)。该功率放大器为两级结构，为了提高增益的同时保持较低的静态功耗其驱动级采用了电流复用两级共源放大结构，并且使用了两级失真抵消的方法减小了晶体管跨导非线性的影响，同时采用二极管线性化偏置来补偿寄生电容非线性导致的增益压缩现象。该功率放大器采用0.18 μm CMOS工艺，后仿真结果表明，在2.4 GHz工作频率下，该PA小信号增益为30 dB，输出1 dB压缩点为22 dBm，静态功耗为53 mW，功率附加效率峰值为31%。
中图分类号：TN722
文献标识码：A
DOI：10.16157/j.issn.0258-7998.212409
中文引用格式：王家文，潘文光. 一种高线性度的2.4 GHz CMOS功率放大器设计[J].电子技术应用，2022，48(12)：65-69.
英文引用格式：Wang Jiawen，Pan Wenguang. Design of a 2.4 GHz CMOS power amplifier with high linearity[J]. Application of Electronic Technique，2022，48(12)：65-69.
文献标识码：A
DOI：10.16157/j.issn.0258-7998.212409
中文引用格式：王家文，潘文光. 一种高线性度的2.4 GHz CMOS功率放大器设计[J].电子技术应用，2022，48(12)：65-69.
英文引用格式：Wang Jiawen，Pan Wenguang. Design of a 2.4 GHz CMOS power amplifier with high linearity[J]. Application of Electronic Technique，2022，48(12)：65-69.
Design of a 2.4 GHz CMOS power amplifier with high linearity
Wang Jiawen1，2，Pan Wenguang1，2
1.School of Microelectronics，University of Chinese Academy of Sciences，Beijing 100049，China； 2.Nanjing Zhongke Microelectronics Co.，Ltd.，Nanjing 210018，China
Abstract：In order to meet the market demand of low-cost, low-power consumption and high linearity of the Internet of Things, a 2.4 GHz power amplifier(PA) with high linearity is proposed. The power amplifier has a two-stage structure. In order to improve the gain while maintaining low static power consumption, the driver stage of the PA adopts a current multiplexing two-stage common source amplifier structure, uses a two-stage distortion cancellation method to reduce transconductance nonlinearity, and adopts diode linearization bias to compensate gain compression phenomenon caused by parasitic capacitance nonlinearity. The PA uses a 0.18 μm CMOS process. Simulation results show that at 2.4 GHz operating frequency, the PA has a small signal gain of 30 dB, an output 1 dB compression point of 21.7 dBm, a static power consumption of 53 mW, and a power-added efficiency peak of 31%.
Key words :power amplifier；current multiplexing；distortion cancellation；diode linearization bias
0 引言
作为信息技术产业第三次革命的物联网技术高速发展，对应用于物联网的无线收发机也提出了低成本、低功耗与高集成度的新需求[1-2]，作为无线收发机中核心模块的CMOS功率放大器(PA)也得到了广泛的关注与研究。降低功耗的主流方法为栅极偏置技术，通过调整不同的偏置来达到降低功耗的目的，但通过调整偏置电压降低功耗会恶化PA线性度，电流复用技术凭借其可以在保证较高增益的同时降低功耗的优点也在射频CMOS电路设计中得到了广泛应用[3-6]。随着现代通信调制方式的复杂化程度越来越高，对PA的线性度要求也在不断地提高，这就常会要求PA工作在功率回退状态下，但这是通过降低效率来提高线性度。针对CMOS PA同样有很多线性化方法被提出，主要有最佳偏置技术、预失真技术、多栅晶体管技术、电容补偿技术等，这些线性化方法通常会被结合使用来使PA线性度达到满意的水平[7-12]。
为了达到低功耗高线性度的要求，本文基于0.18 μm CMOS工艺设计了一种两级线性功率放大器，其中驱动级使用电流复用结构提供较高增益的同时保持较低的静态功耗，同时使用了两级失真抵消与二极管线性化技术改善PA线性度。该PA为射频前端芯片的一部分，整体射频前端芯片主要包括PA、低噪声放大器(LNA)与射频开关，目前整体射频前端芯片已完成版图设计与后仿真验证并递交制造厂进行流片。
本文详细内容请下载：https://www.chinaaet.com/resource/share/2000005042。
作者信息：
王家文1，2，潘文光1，2
(1.中国科学院大学 微电子学院，北京100049；2.南京中科微电子有限公司，江苏 南京210018)
此内容为AET网站原创，未经授权禁止转载。