采样时钟保持模式对数字接收机的影响分析
2022年电子技术应用第10期
成 章，蔡春霞，江 威，陈 兴
电子信息控制重点实验室,四川 成都 610036
摘要：分析了采用双锁相环提供采样时钟的多通道数字接收机中第一级锁相环失锁后进入频率保持模式时对输出采样时钟频率的影响，进而分析了对多通道数字接收机的幅度、频率、相位参数测量影响，通过校正算法进行了有效补偿，实现参数测量与采样频率偏差解耦，仿真和工程验证证明了措施有效，提升了数字接收机参数测量的可靠性，可以推广应用。
中图分类号：TN709
文献标识码：A
DOI：10.16157/j.issn.0258-7998.222673
中文引用格式：成章，蔡春霞，江威，等. 采样时钟保持模式对数字接收机的影响分析[J].电子技术应用，2022，48(10)：130-143，149.
英文引用格式：Cheng Zhang，Cai Chunxia，Jiang Wei，et al. Analysis about influences of holding mode of sample clock on digital receiver[J]. Application of Electronic Technique，2022，48(10)：130-143，149.
文献标识码：A
DOI：10.16157/j.issn.0258-7998.222673
中文引用格式：成章，蔡春霞，江威，等. 采样时钟保持模式对数字接收机的影响分析[J].电子技术应用，2022，48(10)：130-143，149.
英文引用格式：Cheng Zhang，Cai Chunxia，Jiang Wei，et al. Analysis about influences of holding mode of sample clock on digital receiver[J]. Application of Electronic Technique，2022，48(10)：130-143，149.
Analysis about influences of holding mode of sample clock on digital receiver
Cheng Zhang，Cai Chunxia，Jiang Wei，Chen Xing
Science and Technology on Electronic Information Control Laboratory, Chengdu 610036, China
Abstract：In the paper, the influences of the first-level phase-locked loop on the frequency of output sample clock when entering the frequency-holding mode after losing lock in the multichannel digital receiver which adopts the double phase-locked loop to provide the sample clock are analyzed, and then the influences on the amplitude, frequency and phase parameter measurement of the multichannel digital receiver are analyzed further, and the effective redemption is conducted through the correction algorithm to achieve the parameter measurement and decoupling of sample frequency deviation, as emulation and engineering verification have proven the effectiveness of measures so that their popularization and applications are available.
Key words :sample clock; frequency-holding mode; digital receiver; spectrum correction
0 引言
数字接收机通常采用FFT处理进行参数测量，在采样时钟频率偏差时会影响信号参数测量误差，其基本机理是FFT处理时的频谱泄漏及栅栏效应受FFT长度、信号频率、采样频率间关系影响，在FFT长度固定，对同一输入信号，采样频率的扰动将导致参数测量结果变化。因此数字接收机设计时钟系统是关键，稳定的时钟系统对参数测量至关重要[1-3]。
本文给出基于双锁相环时钟芯片的多通道数字接收机的时钟系统设计，通过理论仿真和工程验证，分析了双锁相环时钟在第一级锁相环失锁后进入频率保持模式时输出频率的变化及对多通道数字接收机的幅度、频率、相位参数测量影响，并通过补偿措施进行了有效补偿。
本文详细内容请下载：https://www.chinaaet.com/resource/share/2000004977。
作者信息：
成 章，蔡春霞，江 威，陈 兴
(电子信息控制重点实验室,四川 成都 610036)
此内容为AET网站原创，未经授权禁止转载。