基于FPGA的雷达A式显示电路设计
2022年电子技术应用第8期
阮成肖
江苏自动化研究所，江苏 连云港222061
摘要：为了实现对雷达显示技术的优化与升级，设计实现了一种基于FPGA的雷达A式显示电路，采用FPGA集成雷达显示IP核实现雷达前端信号的采样、处理及显示。该设计利用FPGA芯片庞大的可编程逻辑单元以及丰富的成熟IP核的优势，实现了单片逻辑芯片实现雷达输入信号的接收、采样、变换以及显示的功能，简化了以往雷达显示电路的硬件结构，降低了信号的显示延迟，整体提升雷达显示性能。同时该设计可以通过进一步修改内部IP核实现其他雷达显示方式，使其具备硬件设备的通用性和可扩展性。
中图分类号：TN952
文献标识码：A
DOI：10.16157/j.issn.0258-7998.229987
中文引用格式：阮成肖. 基于FPGA的雷达A式显示电路设计[J].电子技术应用，2022，48(8)：24-28.
英文引用格式：Ruan Chengxiao. Design of radar A-display circuit based on FPGA[J]. Application of Electronic Technique，2022，48(8)：24-28.
文献标识码：A
DOI：10.16157/j.issn.0258-7998.229987
中文引用格式：阮成肖. 基于FPGA的雷达A式显示电路设计[J].电子技术应用，2022，48(8)：24-28.
英文引用格式：Ruan Chengxiao. Design of radar A-display circuit based on FPGA[J]. Application of Electronic Technique，2022，48(8)：24-28.
Design of radar A-display circuit based on FPGA
Ruan Chengxiao
Jiangsu Automation Research Institute，Lianyungang 222061，China
Abstract：In order to optimize and upgrade radar display technology, a radar A-display circuit based on FPGA is designed and implemented in this paper. The FPGA integrated radar display IP core is used to realize the sampling, processing and displaying of radar front-end signals. The design takes advantage of the huge programmable logic unit of the FPGA chip. The rich mature IP cores realize the functions of receiving, sampling, transforming and displaying the radar input signal of the single-chip logic chip. It simplified the hardware structure of the previous radar display system, reduced the display delay of the signal, and improved the radar display performance. At the same time, the design can realize other radar display methods by further modifying the internal IP core, so that it has the versatility and scalability of hardware devices.
Key words :FPGA；IP core；radar video；display technology
0 引言
随着电子设备的飞速发展，雷达技术也取得了跨越式发展，当前的雷达视频显示技术已不能满足人们的需求。特别是对雷达终端显示的可操作性、分辨率，以及显示的内容和层次提出了更高的要求[1]。雷达显示技术主要用来显示雷达所获得的目标信息和情报[2]，完成显示雷达回波、雷达状态等信息，是雷达系统的重要组成部分[3]。传统的雷达显示技术主要基于结构复杂的专用硬件设备，价格昂贵，移植性差，通用性不够理想，功能有限且开发升级周期较长[4]。随着现代雷达的发展，如何依据最新的芯片技术提高雷达显示性能是雷达显示的基本要求。本文分析原有雷达显示技术的不足，针对雷达的A式显示，提出了一种基于FPGA的雷达A式显示电路设计，实现对目标回波信号的采集、存储及实时显示[5-6]。利用现场可编程芯片庞大的逻辑单元以及越来越丰富的免费IP核，将雷达A式显示的全部功能置于一片FPGA中[7-8]，完成单片FPGA可以实现雷达前端信号的分选、采样、数值变换、波门叠加、线存、帧存、像素变换等功能。
本文详细内容请下载：http://www.chinaaet.com/resource/share/2000004644。
作者信息：
阮成肖
(江苏自动化研究所，江苏 连云港222061)
此内容为AET网站原创，未经授权禁止转载。