文献标识码:A
DOI:10.16157/j.issn.0258-7998.212004
中文引用格式:顾泓,方震. 一款DVI视频接收芯片的设计[J].电子技术应用,2022,48(3):37-40.
英文引用格式:Gu Hong,Fang Zhen. Design of a DVI video receiver chip[J]. Application of Electronic Technique,2022,48(3):37-40.
0 引言
DVI(Digital Visual Interface)芯片在数字视频领域应用[1]广泛且需求量巨大,如数字电视、个人电脑显示屏、雷达显示屏等均广泛采用DVI技术[2-4]。国外对DVI技术的研究起步较早,数字显示工作组DDWG(Digital Display Working Group)于1999年就推出了DVI 1.0接口标准。标准采用T.M.D.S(Transition Minimized Differential Signaling)技术[5-6]将8 bit像素数据转换成10 bit进行串行传输,能够支持三通道并行,各通道串行速率高达1.65 Gb/s的UXGA格式像素[7-8]传输。在传输速率较高、时钟与数据相位关系不确定的情况下,接收端如何恢复数据[9]成为了接收端设计的关键。
过采样技术[10]可以有效解决上述数据接收的问题并且易于实现,但是对锁相环(Phase Locked Loop,PLL)的要求较高[11-12]。由于过采样需要产生多个相位时钟,如3倍过采样就要产生多达30个相位的时钟,这对PLL的设计是一个很大的挑战。而本文采用的数据恢复方案基于3倍过采样,只需PLL产生12个相位的时钟,与文献[13]相比大大减小了PLL的设计难度和功耗。文献[14]会根据采样结果产生相位调整信号输出给相位调整电路,调整PLL输出时钟相位至合适区间,进而采样恢复出数据。而本文采用基于全数字的数据恢复方案,可直接根据采样结果分析恢复出数据,这样无需时钟相位调整电路,降低了芯片的硬件开销,同时由于采用全数字逻辑实现,提高了电路的稳定性。
本文详细内容请下载:http://www.chinaaet.com/resource/share/2000003999。
作者信息:
顾 泓,方 震
(中科芯集成电路有限公司,江苏 无锡214072)