kaiyun官方注册
您所在的位置: 首页> 模拟设计> 设计应用> 基于FPGA的SiP原型验证平台设计
基于FPGA的SiP原型验证平台设计
2022年电子技术应用第1期
杨楚玮,张梅娟,侯庆庆
中国电子科技集团公司第五十八研究所,江苏 无锡214035
摘要:随着嵌入式系统小型化和模拟数字/数字模拟转换器(ADC/DAC)性能需求的日益增长,如何在减小系统体积和功耗的前提下,提高ADC/DAC信号传输的可靠性,增加功能可配置性和信号处理可重构性,成为一大难题。为此,设计了一款基于FPGA的系统级封装(SiP)原型验证平台,该SiP基于ADC+SoC+DAC架构,片上系统(SoC)内部以PowerPC470为处理器,集成了多种通用外设接口和可重构算法单元。
中图分类号:TN401
文献标识码:A
DOI:10.16157/j.issn.0258-7998.211700
中文引用格式:杨楚玮,张梅娟,侯庆庆. 基于FPGA的SiP原型验证平台设计[J].电子技术应用,2022,48(1):84-88,93.
英文引用格式:Yang Chuwei,Zhang Meijuan,Hou Qingqing. The designation of SiP prototype verification platform based on FPGA[J]. Application of Electronic Technique,2022,48(1):84-88,93.
The designation of SiP prototype verification platform based on FPGA
Yang Chuwei,Zhang Meijuan,Hou Qingqing
The 58th Research Institute,CETC,Wuxi 214035,China
Abstract:With the growing demand of embedded system miniaturization and the performance of analog-to-digital/digital-to-analog converter(ADC/DAC), it is a big problem how to improve the reliability of ADC/DAC signal transmission, increase the function configurability and signal processing reconfigurability on the premise of reducing system volume and power consumption. Thus, this paper designs a system in package(SiP) prototype verification platform based on FPGA, used to verify the feasibility and reliability of this SiP architecture.
Key words :prototype verification;reconfigurable algorithm;bare machines IP;FPGA

0 引言

随着电子整机系统小型化、高性能、多功能、高可靠和低成本要求越来越高[1-2],在保证系统可靠性的前提下,最大程度提高系统的集成度势在必行。系统级封装技术可将不同工艺类型、不同功能的电子元器件集成到一个电子系统中[3],能够满足电子整机系统发展的需求,在军用电子系统中得到了广泛的应用。

目前整机系统是在PCB板级上使用多个芯片进行组合,SiP是对裸片直接进行封装,将多个裸芯集成在一个腔体内[4]。该技术减少了系统面积,与PCB板级相比缩短了芯片间的连线,降低了走线的延迟和寄生效应,使得信号传输更加可靠[5]。同时,多个裸芯的集成减少了器件的重量和器件的引脚数,降低了硬件设计的风险。SiP不仅可以集成不同工艺类型的芯片,实现混合信号的集成;而且减少了封装的工序,相应地降低了生产制造成本,缩短了产品的研发周期。




本文详细内容请下载:http://www.chinaaet.com/resource/share/2000003914




作者信息:

杨楚玮,张梅娟,侯庆庆

(中国电子科技集团公司第五十八研究所,江苏 无锡214035)





wd.jpg

此内容为AET网站原创,未经授权禁止转载。
Baidu
map