三星代工厂对其使用全环栅 （GAA） 晶体管或三星称之为多桥沟道场效应晶体管 （MBCFET） 的3纳米级工艺技术的计划进行了一些更改。根据三星直接提供的新信息，它的第一个3nm版本3GAE（3nm gate-all-around early）似乎比预期晚了一年进入量产，但它似乎已经取消了这项技术来自其公共路线图，表明它可能仅供内部使用。

　　同时，3GAE的继任者3GAP（3nm gate-all-around plus）节点仍在路线图中，有望在2023年实现量产。

2022年3GAE步入正轨，但不适合所有应用

　　在最近在中国举行的 2021 代工论坛上，三星代工展示了其更新的公共技术路线图。

　　在其 FinFET 技术方面，5LPP 和 4LPP 节点都是路线图的新节点，并分别在 2021 年和 2022 年进行大批量制造 （HVM）。

　　对于 GAA 技术，路线图中没有 3GAE，但有 3GAP。我们联系了三星，一位代表确认 3GAE 技术仍处于 2022 年量产的轨道上。从幻灯片中，我们可以看到基于 MBCFET 的 3GAP 将在 2023 年的某个时候进入其 HVM 阶段。

　　发言人表示：“至于3GAE工艺，我们一直在与客户讨论，预计2022年量产3GAE。”

　　（图片来源：科技芯时空）

　　公共路线图中没有 3GAE 流程可能是因为它仅适用于三星自己的 LSI 部门，就像其他一些 （E）arly 节点一样。话虽如此，该公司演示的幻灯片中仍提到了上一代 （E） arly 节点。

　　三星最初 于 2019 年 5 月宣布了其基于 MBCFET 的 3GAE 和 3GAP 节点。当时，该公司承诺与 7LPP 相比，3GAE 的性能提高35%，功耗降低50%，面积减少45%。此外，该公司宣布了其3nm PDK v0.1的可用性，当时表示将在 2021 年底开始使用 3GAE 进行批量生产。根据最新信息，随着 2022 年的到来，人们可能会将其解释为基于大规模启用 GAA 设计的延迟或错误计算。

　　然而，从好的方面来说，三星 几周前流片了 第一个 3 nm 测试芯片。它还宣布推出与新制造技术兼容的 Synopsys EDA 工具。使用依赖全新晶体管的制造工艺始终是一个挑战——除了新的电子设计自动化 （EDA） 工具外，芯片开发商还需要全新的 IP。我们期待听到更多关于这方面的披露。

FinFET上的新4LPP节点

　　虽然看起来普通客户要到2023年才会使用三星的3 nm节点，但新发布的4LPP 将在2022年满足该公司客户的要求。由于4LPP依赖于熟悉的FinFET，因此对三星的客户来说会容易得多与生命周期早期的任何3nm GAA节点相比，使用此节点。

　　（图片来源：科技芯时空）

　　值得注意的是，三星现在将其5纳米和4纳米级技术视为其幻灯片上的不同节点分支。此前，该代工厂将其 4LPE 视为其 7LPP 工艺的演变。或许这是因为4纳米将提供比5纳米更明显的PPAc（功率、性能、面积、成本）优势，或者因为存在实质性的内部变化（例如，新材料、极紫外光刻的显着增加使用等）。

　　例如，三星的一张幻灯片特别提到了 5LPE 和 5LPP 的密度和性能改进，但只提到了 4LPP 的功耗和性能改进。如果其中一个节点不满足某些期望，重叠技术也将有助于降低风险。

　　（图片来源：科技芯时空）

　　令人惊讶的是，三星代工厂将在 2021 年左右同时使用其 4LPE 和 5LPP 技术提高产量，这可能使其能够为不同的芯片设计提供不同的 PPAc 优势。

总结

　　虽然三星代工厂的 GAAFET/MBCFET 3 nm计划似乎已经改变并推迟了一年，但这对公司来说不太可能是一个大问题，因为其 （E）arly 节点从未被广泛采用。为了覆盖这额外的一年，该公司新的基于5LPP和4LPP FinFET的技术将为三星代工厂的客户提供PPA优势，并使该公司在将EUV设备用于其 3GAE/3GAP 节点之前获得更多的经验。