基于FPGA的图像压缩编解码系统设计
2020年电子技术应用第12期
任 静，李菁菁，刘云飞
南京林业大学 信息科学技术学院，江苏 南京210037
摘要：针对图像处理的实时性要求，设计了一种基于FPGA的图像压缩编解码系统。该系统包括实时图像采集、JPEG压缩以及UART传输等功能。采用Altera公司的DE系列开发板，应用Verilog HDL硬件描述语言对D5M摄像头进行配置，完成图像采集。在图像压缩模块，重点对2D-DCT变换进行改进。在基于Chen算法的基础上采用二分频信号控制器，减少了加法器的调用，实现其快速运算，进而完成图像压缩功能。在URAT传输模块，主要完成串行通信与并行通信间的转换。测试表明，图像的压缩比达到26.3:1，其均值信噪比大于40 dB，压缩后的视觉效果良好，符合设计要求。
中图分类号：TP391
文献标识码：A
DOI：10.16157/j.issn.0258-7998.200532
中文引用格式：任静，李菁菁，刘云飞. 基于FPGA的图像压缩编解码系统设计[J].电子技术应用，2020，46(12)：111-115.
英文引用格式：Ren Jing，Li Jingjing，Liu Yunfei. Image compression coding and decoding system based on FPGA[J]. Application of Electronic Technique，2020，46(12)：111-115.
文献标识码：A
DOI：10.16157/j.issn.0258-7998.200532
中文引用格式：任静，李菁菁，刘云飞. 基于FPGA的图像压缩编解码系统设计[J].电子技术应用，2020，46(12)：111-115.
英文引用格式：Ren Jing，Li Jingjing，Liu Yunfei. Image compression coding and decoding system based on FPGA[J]. Application of Electronic Technique，2020，46(12)：111-115.
Image compression coding and decoding system based on FPGA
Ren Jing，Li Jingjing，Liu Yunfei
College of Information Science and Technology，Nanjing Forestry University，Nanjing 210037，China
Abstract：Aiming to real-time requirement of image processing, an image compression coding and decoding system based on FPGA is designed. The system includes real-time image acquisition, JPEG compression and UART transmission. The D5M camera is configured by Verilog hardware description language to acquire image. We focus on improving two-dimension discrete cosine transformation(2D-DCT) design flow in the image compression module. The dual frequency signal controller is adopted to reduce the call of adder based on the Chen algorithm and realize its fast operation. The test shows that the compression ratio of the image is 26.3:1, and the average signal-to-noise ratio is more than 40 dB. The visual effect of the compressed image is good, which meets the design requirements.
Key words :FPGA；JPEG compression algorithm；RS_232；D5M camera
0 引言
数字化处理后的图像，其所随带的信息量是庞大的，这将严重影响到图像的存储与传输。因此，图像压缩具有重要的现实意义[1-2]。而在实际的工程需求中，由于图像数据量的巨大以及对于处理实时性的要求，如果单纯依靠软件来实现图像的处理往往非常耗时。为此，采用能够并行处理的硬件实现可以大大加快数据处理的速度，且在程序设计时具体更高的灵活性。
本设计以FPGA开发平台作为整个系统的控制核心，由I2C总线进行实时图像获取，并将它实时转换为RGB格式的图像数据。利用JPEG算法分别对Y、Cb、Cr分量实现编码处理，应用Verilog HDL硬件语言编程，大大加快处理速度。压缩后的数据码流通过RS_232串口传输给PC，最终导入MATLAB中进行解压缩和恢复图像。
本文详细内容请下载：http://www.chinaaet.com/resource/share/2000003266
作者信息：
任 静，李菁菁，刘云飞
(南京林业大学 信息科学技术学院，江苏 南京210037)
此内容为AET网站原创，未经授权禁止转载。