一种新型的采用电流转向电荷泵的快速锁定小数分频锁相环-AET-电子技术应用

一种新型的采用电流转向电荷泵的快速锁定小数分频锁相环

2020年电子技术应用第12期

区健川1，蔡良伟1，徐渊2，陈享1，廖嘉雯1

1.深圳大学电子与信息工程学院，广东深圳518600；2.深圳技术大学大数据与互联网学院，广东深圳518600

摘要： 基于SMIC 0.13 μm工艺设计了一款工作电压为1.5 V的模拟整数分频锁相环(Phase Locked Loop，PLL)，提出了一种能有效解决电荷分流、提高开关速度的新型电流转向电荷泵，同时基于环形差分反相器设计了具有低相位噪声特点的压控振荡器。在整数分频锁相环基础上，加入MASH3结构的数字Σ-Δ调制器(Delta Sigma Modulation，DSM)实现了一种数模混合的快速锁定小数分频锁相环，能在输入参考频率为26 MHz下输出频率范围0.8 GHz~2.0 GHz，具有低噪声、低频率步进和快速锁定等优点。

关键词： 锁相环小数分频 DSM 快速锁定

中图分类号： TN911.8；TN431.1
文献标识码： A
DOI：10.16157/j.issn.0258-7998.200525
中文引用格式： 区健川，蔡良伟，徐渊，等. 一种新型的采用电流转向电荷泵的快速锁定小数分频锁相环[J].电子技术应用，2020，46(12)：61-66.
英文引用格式： Ou Jianchuan，Cai Liangwei，Xu Yuan，et al. A new fast-locking fractional frequency division phase-locked loop using current steering charge pump[J]. Application of Electronic Technique，2020，46(12)：61-66.

A new fast-locking fractional frequency division phase-locked loop using current steering charge pump

Ou Jianchuan1，Cai Liangwei1，Xu Yuan2，Chen Xiang1，Liao Jiawen1

1.College of Electronics and Information Engineering，Shenzhen University，Shenzhen 518600，China； 2.College of Big Data and Internet，Shenzhen Technology University，Shenzhen 518600，China

Abstract： Based on the SMIC 0.13 μm process，an analog integer frequency PLL with 1.5 V working voltage is designed, and a new type of current steering charge pump that can effectively solve the charge shunt and improve the switching speed is proposed. At the same time, a voltage controlled oscillator with low phase noise is designed based on the ring differential inverter. On the basis of the integer frequency-division PLL, the digital DSM with MASH3 structure is added to realize a digital-analog mixed fast-locked decimal frequency-division phase-locked loop, which can be the output frequency range from 0.8 GHz to 2.0 GHz at 26 MHz， and has the advantages of low noise, low frequency stepping, and fast lock.

Key words : phase locked loop；fractional-n；Delta Sigma modulation；fast locking

0 引言

在窄带物联网(Narrow Band Internet of Things，NB-IoT)的片上系统(System on Chip，SoC)中，需要实现数字基带电路和射频(Radio Frequency，RF)电路的集成，而PLL作为时钟恢复电路、频率合成器、相位偏移减小电路的重要部分也被广泛集成于SoC中。对于NB-IoT收发机模块中，接收机需要本地频率源振荡频率与发射机载波频率之间的高度同步，所以时钟模块中PLL对相位噪声和锁定时间有严格的要求，以符合NB-IoT通信要求。目前对于NB-IoT的PLL主要研究方向是实现快速锁定和低相位噪声的频率输出，而且有较小的可调输出频率步进和低电压工作以满足功耗要求^[1]。

在文献[2]中，为加快锁定时间设计了一种特性结构的电荷泵。当锁相环开始跟踪频率和相位时，这种电荷泵输出时的电流和锁相环带宽会相对减少，以加快锁定时间，但并没有进行对压控振荡器(Voltage Controlled Oscillator，VCO)优化。对于设计低相位噪声的PLL来看，优化VCO是必不可少的，在文献[3]中，设计了用于锁相环的电流饥饿型COMS VCO，从而大大降低输出噪声，能有效提高锁相环的稳定性。

对于小数分频部分，文献[4]中通过对比四种传统的DSM(MASH3、MASH4、SLDSM4、SLDSM5)，从相位噪声、分数阶激励和设计复杂性的综合评估中，得出最适合本设计需求的是MASH3结构。

本文针对PLL在RF电路中低噪声和快速锁定等应用，提出了一款电流转向电荷泵技术实现快速锁定锁相环的方法。同时参考了文献[5]的VCO结构，增加输出缓存单元以获得更低的相位噪声。在整数分频的基础上，又加入了MASH3结构的数字DSM模块，使锁相环实现了小数分频的功能。

在NB-IoT芯片的收发机中，锁相环除了提供基带的工作频率外，还要为发射机和接收机提供符合NB-IoT通信要求的890 MH~1 780 MHz的本振频率。本文所设计的锁相环能在工作电压1.5 V和参考频率26 MHz下，输出频率范围0.8 GHz~2.0 GHz，频率步进为396 Hz，并且具有低噪声(-78 dBc/Hz@1MHz)和快速锁定时间(少于2.0 μs)的优点。

本文详细内容请下载:http://www.chinaaet.com/resource/share/2000003255

作者信息:

区健川1，蔡良伟1，徐渊2，陈享1，廖嘉雯1

(1.深圳大学电子与信息工程学院，广东深圳518600；2.深圳技术大学大数据与互联网学院，广东深圳518600)

原创声明：此内容为AET网站原创，未经授权禁止转载。

相关内容