0 引言

随着芯片生产工艺的改进，信号的上升时间越来越短，信号中包含的高频成分就越多，高频分量和通道间相互作用就可能产生严重的信号完整性问题。如果在产品设计周期中能尽早确定和消除信号完整性问题，产品的研制效率就可大大提升。

信号沿互连线传播时受到的瞬时阻抗发生变化时，一部分信号将被反射，另一部分发生失真并继续传播下去，这一原理正是单一线网中多数信号完整性问题产生的主要原因。只要信号遇到瞬态阻抗突变，就会发生发射使信号质量下降，一旦超出噪声容限就会造成误触发。

保持互连传输线阻抗恒定、进行端接匹配、优化拓扑结构等措施均是为了得到更优的信号质量。文中对信号反射问题进行了理论分析，提出信号反射噪声的改善方法，并结合工程案例进行了信号完整性仿真验证。

1 信号反射的形成

1.1 信号反射形成机理

信号沿传输线传输时，其路径上每一处的瞬态阻抗发生改变时，一部分信号将被反射，另一部分信号将继续向前传输。反射的信号量由瞬态阻抗的变化量决定。瞬态阻抗发生改变的地方称为阻抗突变点，即为图1中区域1和区域2的交界面。其中，Z₁表示信号最初所在区域的瞬态阻抗，Z₂表示信号进入区域的瞬态阻抗^[1]。

在阻抗突变处，电压和电流连续，即满足：

无论是发送端还是接收端，最终得到的波形都是入射波形和反射波形叠加的结果。

1.2 传输线不连续结构及阻抗突变测试TDR

阻抗突变也就是瞬态阻抗不连续。高速电路的不连续结构很常见，主要是互连线中的封装引线、输入门电容、信号层间的过孔、拐角、桩线、分支、测试焊盘、返回路径上的间隙、过孔区域中的颈状、线交叉、连接件等。

TDR(Time Domain Reflectometry)测试，是测量高速信号在传输线上的时域反射状况，来判断传输线阻抗特性的技术。TDR包括一个阶跃脉冲发生器和一个高速采样器，其示意如图2所示^[2]。

因为入射的阶跃脉冲的幅度是已知的，所以只要测量反射阶跃脉冲的幅度，就可以找出反射系数ρ，若仪器的输出阻抗Z₀是已知的，就可以计算反射点的阻抗值Z，阻抗计算公式为：

计算原理如图3所示，测试出的TDR阻抗曲线如图4所示。

1.3 信号反射的几种典型波形

信号反射典型的波形有：信号的振铃现象，如图5所示；信号边沿存在台阶的波形，如图6所示；信号边沿存在回沟的波形，如图7所示。

2 消除反射的措施

消除反射的措施通常有：使导体的长度短于上升时间的传输长度、更改传输内部的不连续结构、端接匹配、优化布线的拓扑结构等。

2.1 使导体的长度短于上升时间的传输长度

反射的影响与传输线的长度、信号上升下降沿有很大关系。一般要求T_D(T_D为信号源端到终端的传输延迟)应小于信号脉冲边沿上升时间的20%，这样虽然信号到达负载端时产生了反射，但此时源端的信号正处于上升阶段，这样反射会在信号缓慢的上升过程中被吸收掉，从而不会影响信号电平的幅值，此时不需要进行端接匹配。

其对应的经验法则为：为了避免出现反射问题，不需要端接的传输线的长度满足^[1]：

其中，L_max为传输线的最大长度(单位inch)，基底材料FR4。RT为信号脉冲边沿上升时间(单位ns)。

图8是发送端和接收端器件均一致，仅传输线长度不同时，接收端波形仿真对比，可见传输线长度大于RT时，反射会有明显影响。

实际工程中，不同性质的信号容忍的反射噪声不同，并且往往走线较长，此时应根据具体情况决定是否需要进行端接。

2.2 更改传输内部的不连续结构

通过使用可控阻抗互连线、布线采用多分支最小影响的拓扑结构、优化过孔形状、优化连接器形状、最小化几何结构的不连续性等方法使阻抗连续。

2.3 消除反射的端接方案

在信号的发送端或接收端进行端接匹配，消除一次反射或二次反射，从而使得源端或负载端反射系数为零。

当传输线的源端设计成与传输线的特征阻抗匹配时，称为源端匹配，使传输线由于远端阻抗不连续引起的反射在源端被消除，当反射到达源时，反射系数为0。如果端接电阻放在线的负载端，则称之为终端匹配，此时负载端的反射系数是0。终端匹配有并联匹配(上拉或下拉电阻进行匹配)、戴维南匹配、RC网络匹配(并行AC端接)、二极管匹配等。下面就应用较为广泛且效果优良的源端端接、RC网络匹配以及主要拓扑结构采取的匹配端接方法进行讨论及仿真验证。

2.3.1 源端端接

源端端接主要是串行端接方法，串行端接是通过在尽量靠近源端的位置串行插入一个电阻R_T(典型值为10 Ω到75 Ω)，使得输出端缓冲器阻抗(R_D)与串联阻抗(R_T)之和大于或等于线的特征阻抗(Z₀)，即设计成轻微的过阻尼^[2]。

这种策略通过使源端反射系数为零从而吸收从负载反射回的信号。源端端接示意图如图9所示。

串行端接优点：每条线只需要一个端接电阻，可使阻尼振荡和反射效应减至最小。缺点：当信号逻辑转换时，源端信号会表现为半波幅度台阶架形状，这种半波幅度的信号沿传输线传播至负载端，又从负载端反射回源端，持续时间为2T_D。不管怎样，影响缓冲器阻抗的因素有硅制造工艺变量、电压、温度、功率传导因素、同时转换噪声等，这些变量使得很难保证缓冲器与线阻抗匹配^[3]。

当在终端上存在集总线型负载或单一元件时，即点对点拓扑结构，且接收端波形表现形式是振铃过冲波形时，通常采用源端的这种串联端接方法可高效解决问题。反之信号沿表现形式为台阶、回沟、上升沿高频能量较低等波形，或者驱动分布负载时，通常该源端串联终端不能很好地解决问题。

图10为采用源端端接后，某接收端波形明显改善的前后对比仿真图。

2.3.2 并行AC端接

并行AC端接采用在负载端接一个并联电阻和隔离电容，如图11所示。

采用并行AC端接，电容切断了直流通路，消除了直流功耗。同时也不会产生其他并联端接方式中高电平被拉低或低电平被抬高的现象，并能衰减信号中的高频噪声^[4]。AC端接要求链路上传输的是直流平衡信号(比如时钟信号、8B10B信号等)，不适合突发模式的数据传输。

工程中阻容值的选择，需要根据波形振铃的振荡频率进行分析，其原理类似于设计一个带阻滤波器，设置该AC端接RC电路的阻带中心频率：

使得有用信号能够无衰减地通过，而衰减掉特定频率的高频振荡部分。

但通常来说，波形的振荡频率通常很难准确定位。可通过时域和频域仿真的方法或者测量的方法得出该振荡频率。例如，某器件接收端信号的波形仿真如图12所示。采集m₁～m₁₀共10个点，使用它们的横坐标的数值，计算其振铃电流峰值周期T=m₂-m₁=m₄-m₃=m₆-m₅=m₈-m₇=m₁₀-m₉≈3.5 ns，振铃电流峰值频率约285 MHz。再次仿真PCB板上该器件电源供电网络的阻抗曲线，如图13所示，在284 MHz处有一个阻抗峰值，故推断该阻抗峰值点对应的频率有可能是振荡的干扰信号频率。此外，使用测量的方法，比如采用阻抗测试仪、近场探头测试频谱的方法，在该频点存在很强辐射，也能定位到该振荡频率。

由于AC端接中心电容一直处于波动状态，为使信号快速进入稳定传输状态，电容值的选择应使R_C时间常数τ远大于2倍的传输线延时^[4]，即：

AC端接优点：反射波吸收效率高，电阻上电压降落几乎为零，在分布负载和总线布线中均可使用，并且可解决的反射波形类型较多。缺点：RC电路的时间常数会使电路中存在反射，容值的选择也不能太大，通常端接电阻R_T不大于传输线的特性阻抗Z₀，端接电容C_T选用20 pF～600 pF^[3]。阻容值的选择不能仅依靠经验值，可结合仿真的方法得出，并根据特定情况进行权衡。

图14是接收端采用AC端接后，某接收端信号仿真波形前后对比图(R_T=33 Ω，C_T=20 pF)。

2.3.3 不同拓扑结构的端接匹配方案

不同的拓扑分布对信号的影响是非常显著的。当存在多个接收负载甚至多个源时，优化的拓扑结构可以使得瞬时阻抗尽量保持恒定，再配合使用端接匹配能够使得信号较为完整。常用的PCB走线拓扑结构有菊花链(Daisy Chain)结构、Fly-by结构、远端簇(Far-end cluster)结构、星型(Star)结构。

(1)菊花链结构

菊花链结构从发射端T出发依次到达各接收端R进行布线，阻抗比较容易控制，如图15所示。连接每个接收端的短桩线stub需要较短，最好小于上升时间的1/8，因为stub表现为容性负载，它将会降低信号的上升时间。但通常情况stub较长，信号上升沿较短时，反射较大，此时需要进行端接匹配消除反射从而对信号进行改善。

菊花链结构中，有时中间分支的接收器信号很差，即使在链的末端使用了AC端接也解决不了问题^[4]。此时可以在每个分支中串联一个阻尼电阻。多个接收器的反射信号在中间分支的各个接收器之间反复地反射震荡叠加，该电阻、分支线、接收器输入电容构成RC网络。电阻减小了电容的充电电流，使信号上升沿变缓，因此减小了反射，噪声会明显减小。由于前端分支反射较后级分支的反射大，故阻尼电阻阻值设定为：

以某AOE信号为例，从发送端D1(SN74LVTH16245ADL)到接收端器件，由近及远连接的器件依次为D2(S29GL128)、D3(XC3S1400)、D4(XC3S1400)、D5(XC6SLX100)，匹配电阻为：R_T1=510 Ω；R_T2=82 Ω；R_T3=51 Ω；R_T4=33 Ω。因后端反射较小，R_T3和R_T3可以精简省略掉而不影响信号逻辑电平判定。匹配前后的仿真波形见图16。

(2)Fly-by结构

Fly-by结构是一种特殊的菊花链结构，如图17所示，由于其stub为0，因此有较好的信号完整性^[4]。然而，这种结构“继承”了菊花链结构的缺点：各个接收端R存在延迟。对于负载端匹配，各处的信号均完整，只是幅度由于分压有衰减。对于源端匹配，只要保证靠近源端的接收器后面的传输线的反射延迟小于信号上升沿RT，就可保证信号完整。如果传输线较长，则需要进行端接匹配，可以采取在远端上拉或者下拉电阻的方式。以DDR3(MT41系列)地址线为例，上拉R_L值为39.21 Ω，上拉电源电压值为0.75 V，波形有明显改善，如图18所示。

如果接收端采用的元器件型号不同，各个接收端反射较大，菊花链的端接方法在此同样适用。

(3)远端簇拓扑结构(T型分支结构)

远端簇结构，发射端T到A的长度远大于各个接收端R到A的长度，即所有的接收端都在反射端的远处并簇拢在一起，如图19所示。这种结构保证信号的关键在于各个分支要尽量等长，一般采用源端端接方式^[4]。这种结构也叫T形分支结构、等臂分支拓扑结构。分支等长情况下，波形质量很好，如图20所示；如果分支不等长，各个分支处接收端波形急剧恶化，如图21所示。采取源端匹配R_T为22 Ω电阻后波形明显改善，原波形边沿回沟改善为边沿单调，如图22所示。

(4)星型拓扑结构

星型结构，发射端T和接收端R共用一个中心节点A，其中T到A的距离短，R到A的距离较长，如图23所示。通常采用各个分支单独进行串联端接，但是在星型结构中串联端接电阻R_T的选择有一定的难度^[4]。

串联端接电阻选取有分支等长和分支不等长两种情况。

如果能够保证各个分支等长，则串接电阻应按照约束条件选取：

其中N为分支个数；Z_out为驱动器的输出阻抗。如果输出阻抗Z_out=10 Ω，且有3条支路，传输线的特性阻抗Z₀=50 Ω，那么端接电阻R_T=20 Ω。在这种等长配置下，每个支路的接收端接收到的信号波形都很理想。但是假如驱动器输出阻抗Z_out=20 Ω，那么按照约束条件计算的端接阻值为R_T=-10 Ω，说明在这种情况下无法通过串联端接的方式来使几个接收信号达到较理想的质量。

如果不能保持各个分支等长(等长的约束增加了布线难度)，则串接电阻应该按照下面的约束条件选取^[4]：

按照上面同样的参数，计算得到的端接电阻值为41.8 Ω。每个接收端信号的上升沿和下降沿不是很理想，有形成台阶的趋势，分支路越多，这个台阶就会降低。因此，使用星型拓扑驱动多个负载时，有一定的限制，分支过多可能找不到合适的端接阻值。这和工程案例中的仿真结果也是一致的。

采用星型结构遵照的原则是如果走线较短，信号上升沿较缓慢，信号反射较小，该星型拓扑结构因便于PCB走线而优先采用；如果该星型拓扑结构反射较大且在仿真情况下也未找到合适的匹配电阻，此时需改成菊花链拓扑结构及其匹配方式可以消除反射。

3 结论

本文首先分析了信号反射形成的原理，指出瞬态阻抗发生改变将会使得信号发生反射，列出信号完整性问题常见的反射波形，提出了解决反射常采用的端接策略，针对不同互连拓扑结构选用有效的改善方法，并结合信号完整性仿真进行了验证。

参考文献

[1] 李玉山.信号完整性与电源完整性分析[M].北京：电子工业出版社，2015.

[2] 房丽丽.ANSYS信号完整性分析与仿真实例[M].北京：中国水电水利出版社，2013.

[3] 顾海洲，马双武.PCB电磁兼容技术——设计实践[M].北京：清华大学出版社，2004.

[4] 于争.信号完整性揭秘于博士SI设计手记[M].北京：机械工业出版社，2016.

作者信息:

袁金焕，王艳玲，杨 菊

(西安微电子技术研究所，陕西 西安710029)