0 引言

智能电网通过使用面向未来的技术、设备、方法，整合系统技术的应用，从而实现电网的安全、可靠、环境友好的目标。未来电网的建设方向毫无疑问是智能电网，而智能电网是以高压、特高压电网为骨干，各级电网协调发展的新型电网。在智能电网的建设中，建设高效率、实时性强、多种应用集成的通信系统是实现智能电网的基础。智能电网在获取实时测试数据、电量、保护等数据上都需要通信系统的支持，因此，建立先进的电力通信系统是走向智能电网的第一步。

目前应用于电网的通信方式主要有光纤通信、电力线载波、电话专线、CATV通道、无线扩频、无线通信系统、微波通信、专线RS-485、数传电台、北斗等，这些各不相同的通信方式应用于不同的电力业务场景，最主要的应用场景有：特高压输电线路、远程电力调度、配电终端FTU/TTU的通信、负荷控制、低压用户远程抄表等。

随着智能电网建设的深入，现代社会对供电可靠性和电能质量提出了更高的要求，这其中智能配电网的地位尤其突出。在智能配电网中，由于其延伸至各个用电区域，可以说是电网中的接入网。在这种情况下，信息安全至关重要，而数据加密是信息安全的重要手段。

由于配电网在整个电网中的位置和作用，在智能配电网数据网络上传输的数据非常混杂，这主要包括：

（1）下行数据

下行数据相对比较少，但是非常重要，主要是遥控、遥调、遥信、遥脉（四遥）和保护装置及其他自动装置的整定值信息等。这类数据与设备状态息息相关，尤其是遥控信息，将能够直接影响到电网的安全运行。因此对于这些数据的传送，在安全性和实时性两个方面的要求都很高。

（2）上行数据

上行数据量很大，主要是遥信、重要遥测、事件顺序记录、SOE信息等。这些数据可以帮助上层做出判断，并可能触发告警和故障信息平台。

这类数据是配电网稳定运行的判据，也是调度决策的依据，其高安全性和实时性是系统运行非常重要的指标。

结合各种通信方式自身的优缺点以及网络建设成本，各终端通信接入方式可在光纤接入（PON）、电力线载波（中压PLC）和无线公网（WiFi、3G/4G）等三种方式中选择。伴随着智能配电网的深入发展，PON系统由于其实时性得到了越来越广泛的应用。本文着重于配电网采用PON系统通信时的加密研究。

1 配电网PON通信介绍

PON系统是点到多点结构，而配电网是串行结构，PON本身的物理网络结构并不适用于配电网通信，需要引入新的技术进行适当的修改。在配电网中使用的光分路器是不等比光分，从而实现光分路器的串联，进而适应配电网的网络架构。

PON网络在配电网中的使用方式如图1所示。实际使用中还有多种方式，但是大同小异。鉴于篇幅的原因，本处不进行PON网络用于配电网网络结构方面的深入探讨，重点关注应用后的信息安全问题。

在PON网络中，由于网络结构是点到多点的，其下行信元的传输是广播式的，所有用户都可以在物理上收到OLT发向其他用户的下行信息，那么恶意用户就有可能在某个下路点侦听到所有终端的下行帧信息，进而进行破坏。前文已经说明，下行信息虽然比较少，但是非常重要。其中很多都是非常关键的信息，比如遥控信息。

在G.983.1标准中，PON网络的安全是依靠如下机制实现的：在上行帧，完全以明文进行传输。在下行帧，每个ONT提供3 B长密钥，由OLT使用该密钥对下行信元进行扰码处理。从密码学研究来看，扰码方式所能实现的安全级别很低，而且如此短长度的密钥在现代计算机技术快速发展的情况下极易被破解。因此，PON系统在用于配电网场景时，需要引入新的方法，完善其整体的加密安全机制。

2AES介绍

AES算法是美国国家标准技术研究所NIST的新一代私钥加密标准。作为新一代的数据加密标准，其汇聚了强安全性、高性能、高效率、易用和灵活等优点。该加密算法已经被认定成为美国政府信息安全加密的主要手段。

算法具体的加密流程如图2。

在AES加密标准中，采用的是分组密码，分组密码也就是把需要加密的明文分成一组一组等长度的数据。标准规定的分组的明文长度可以是128、192或256 bit。对应的密钥的长度可以使用128、192或256 bit。根据密钥长度的不同，推荐使用的加密轮次有10轮、12轮和14轮。当加密运算开始后，算法每次对一组数据进行加密，逐组顺序加密，直到加密完全部的明文。本文的讨论和测试数据均基于128 bit的分组，密钥也是同样的长度，加密轮次本文选定的为10轮。其他情况可以据此类推。

2.1 AES算法流程

AES算法主要的加解密操作有字节替换、行变换、列变换、轮密钥加4个基本操作。其基本流程如图3所示。

下边对相应的操作逐个进行详细说明。

2.1.1 字节替换

AES算法的核心是字节代换，这也是该算法效率高的根源，这其实就是一个简单的查表操作。基于这个原理，该算法定义了一个S盒（图4）和一个逆S盒(图5)。

在AES算法中，状态矩阵中的元素按照下面的方式映射为一个新的字节：将该元素的字节的高4位作为行值，低4位作为列值，据此取出S盒或者逆S盒中对应的行的元素作为输出。根据图3的显示，在加密时，如果输出的字节S1为0x6f，则查S盒的第0x06行和0x0f列，得到值0xa8，然后替换S1原有的0x6f为0xc9。

逆字节代换也就是查逆S盒来变换。逆字节代换与字节代换刚好相反，此处不再赘述。

2.1.2 行变换

算法中的行移位是一个简单的左循环移位操作。在密钥长度为128 bit时，状态矩阵的第0行左移0 B，第1行左移1 B，第2行左移2 B，第3行左移3 B。

行移位的逆变换就是将状态矩阵中的每一行执行相反的移位操作，也就是简单的右循环移位操作。例如AES-128中，状态矩阵的第0行右移0 B，第1行右移1 B，第2行右移2 B，第3行右移3 B。

2.1.3 列变换

列混合变换的操作的实质是矩阵相乘，经过行移位之后的状态矩阵与固定的矩阵相乘，得到混淆后的状态矩阵，如图6的公式所示。

逆向列混合变换可由图7的矩阵乘法定义。

2.1.4 轮密钥加

轮密钥加的操作，是算法首次进行带入密钥的操作。其核心思想是将128 bit的轮密钥Ki同状态矩阵中的数据进行逐位异或操作，然后将结果代入。其中，密钥Ki中每个W[4i],W[4i+1],W[4i+2],W[4i+3]为32位比特字，长度为4 B，与需要操作的数据相对应。轮密钥加过程实际上是字逐位进行异或的结果，也可以看成是字节级别或者是位级别的操作。

在算法中，这个阶段的操作有一个特点，就是轮密钥加操作的逆运算操作同正向的轮密钥加运算是完全一致的，这是因为异或操作的逆操作就是其自身。

2.2 AES算法优化

本文所研究的加密算法实现方案聚焦于将算法流程进行资源并行的优化，从而提高效率，并尽量避免资源消耗。

核心是将现有的算法流程采用流水线进行优化设计，将操作尽可能地细化，细分到一个时钟周期，并且尽可能减少并行的操作，这样做的好处是不需要增加多少资源就可以实现效率的大幅提升。

将整个流程按照时钟周期逐个进行时钟周期分段，把整个加密操作划分为5个分段，每个分段刚好占用一个时钟周期，具体分段如图8所示。

在时钟周期之间进行操作并行，根据上面的分析，对整个硬件实现采取5级流水线设计，当第1组数据开始进行时，第2组数据开始输入，以此类推，这样数据通路中最多有5组要加密的数据在同时进行处理，1~N代表N组需要加密的128 bit数据。

3 FPGA硬件实现和实验

对本文中的优化算法设计，使用Verilog HDL语言进行了算法描述，并采用 Mentor Graphics公司的Modelsim软件进行算法运算仿真。

经过一段时间的编写和测试，优化后的算法可以正确地完成大批量数据的加密和解密过程，运行稳定。

实验使用Altera公司的Quartus工具在10AX115U4的工艺库上进行硬件逻辑单元综合，显示其关键路径延时为3.078 ns，算法共计使用了1 127个逻辑单元，在10 MHz的低频率下，算法加、解密的速率可以达到600 Mbit/s以上。

实验结果通过与以往研究结果的对比（如表1所示），可以看出本文的方法使用硬件逻辑单元更少，主频更低，加解密的效率却达到了相当好的吞吐率，方法非常适宜于形成独立自主知识产权的AES加密芯片，应用于电力系统的PON通信中。

4 ASIC实现

与FPGA实现相比，ASIC实现具有完整的定制功能，降低器件成本，更小巧的尺寸，可以实现批量生产。

本文已完成AES算法在电力配网PON通信中的FPGA具体实现，仿真结果显示占用资料少、效率高，适用于形成自主知识产权的加密芯片。接下来主要是运用Synopsys综合工具将芯片设计转为面向ASIC专用集成电路的设计，并且在厂商工艺库的支持下，遵循ASIC设计流程来进行代码的模拟仿真、综合和优化，从而实现FPGA到ASIC的转换。

5 结束语

伴随着我国经济和社会的高速发展，我国的电力通信主干网络己完全实现传输介质的光纤化、业务承载的网络化、运行监控和管理的自动化和信息化。然而，作为电力数据传输接入层网络的配电通信网，因缺乏相应的加密芯片等原因，智能电网的可靠性和信息安全成为电力发展的瓶颈，制约了智能配电系统业务的发展与应用。

下一步，就是继续完善设计，加速该方法的实用化，尽快将方法应用于电力配网PON通信中。

参考文献

[1] U S DoC / NIST--2001, Advanced Encryption Standard(AES)[S].

[2] GAJ K, CHODOWIEC P．Comparison of the hardware performance of the AES candidates using reconfigurable hardware[A]. The Third Advanced Encryption Standard(AES) Candidate Conference[C]．New York, USA：NIST, 2000: 40-54.

[3] SKLAVOS N, KOUFOPAVLOU O．Architectures and VLSI implementations of the AES--proposal rijndae1 [J]. IEEE Trans. on Computers, 2002, 51(12)：1454-1459.

[4] ELBIRT A J, Yip W, CHETWYND B，et al. An FPGA based performance evaluation of the AES block cipher candidate algorithm finalists[A]．The Third Advanced Encryption Standard(AES) Candidate Conference[C]．New York, USA：NIST, 2000：13-27.

[5] 张涛，李玲. 千兆比无源光网络的加密安全技术及实现[J]. 无线电通信技术，2005(1)：36-39.

[6] 李霞，黄元波. 一种新的AES算法的FPGA实现方法研究 [J].光通信研究，2008（4）：23-24.

[7] GAJ K, CHODOWIEC P．Comparison of the hardware performance of the AES candidates using reconfigurable hardware [A]. The Third Advanced Encryption Standard(AES) Candidate Conference[C]．New York, USA：NIST, 2000：40-54.

[8] ELBIRT A J, YIP W, CHETWYND B，et al. An FPGA based performance evaluation of the AES block cipher candidate algorithm finalists[A]．The Third Advanced Encryption Standard(AES) Candidate Conference[C]．New York, USA：NIST, 2000: 13-27.

作者信息:

党三磊，张 捷，李 健，刘 健，张思建

（广东电网有限责任公司电力科学研究院，广东 广州510080）