虽然英特尔正在努力使其主要制造工艺技术走上正轨，但它也把同样多的时间和精力投入到了研究和开发芯片生态系统的其他部分，以及如何将其全部连接起来。在与英特尔工艺和产品团队的会议上，英特尔确认了一些有关公司如何利用即将推出的高端显卡产品推动新技术发展的细节。

　　深入了解英特尔的chiplet和封装战略

　　在上周同英特尔的会议中，我们采访了英特尔处理和产品集成总监Ramune Nagisetty，讨论了英特尔在chiplet和封装技术方面的战略。Ramune在英特尔工作了20多年，研究领域包括：65nm晶体管定义、英特尔技术战略和可穿戴设备实验室，最近还负责英特尔用于产品集成的chiplet战略。Ramune关注的是chiplet和封装本身的艺术，而不是它所涉及的具体技术，这是一次令人振奋的讨论。

　　围绕chiplet的故事将成为下一代开云棋牌官网在线客服市场的基石，能够为特定的任务提供更小的芯片，并将它们连接在一起。chiplet构成了英特尔目前Stratix 10 FPGA产品线的基础，以及未来的英特尔Agilex，消费类产品Kaby Lake G，以及用于高速存储器HBM chiplet产品的基础。英特尔将会如何整合自己的chiplet？此外，英特尔确认正在努力将其AI产品组合迁移到chiplet形态，以及其他第三方IP，这些将是未来的重要战略。然而，连接chiplet的艺术在于封装。英特尔拥有自己的几项技术。

　　EMIB、Foveros、Interposers：连接数据

　　英特尔的嵌入式芯片互连桥“EMIB”几年来一直是一个热门话题。由于某些高性能chiplet设计需要比传统有机芯片封装所能支持的多得多的高带宽链接，因此需要更奇特的方法来建立这些密集的连接。这里的“蛮力”解决方案是silicon interposer，本质上是把芯片堆在一个傻大笨粗的裸片上，这个裸片仅用于连线。

　　然而，对于EMIB，英特尔并没有使用full silicon interposer，而是在衬底上安装了一个很小的嵌入式silicon connection，允许主芯片和辅助chiplet以高带宽和短距离连接在一起。该技术目前在英特尔的FPGA中，将FPGA连接到内存或收发器或第三方IP，或用在Kaby Lake-G中，将Radeon GPU连接到on-package高带宽内存。

　　英特尔还在其FPGA产品中使用了full interposers，将其用作将其大型FPGA芯片连接到高带宽内存的更简单、更快速的方式。英特尔表示，虽然大型interposers是全能的，但英特尔认为，EMIB设计比大型interposers便宜得多，而且提供了更好的信号完整性，允许更高的带宽。在与英特尔的讨论中，有人指出，大型interposers可能最适用于可以利用有源网络的强大芯片，但是HBM在interposer上是多余的，最好通过EMIB使用。

　　与interposer技术类似，Foveros是一种芯片堆叠技术，允许不同芯片通过TSV（through silicon vias，chip-to-chip垂直连接的通孔）连接，这样英特尔就可以将IO、内核和板载LLC/DRAM作为单独的裸片制造，并将它们连接在一起。在这种情况下，英特尔将IO裸片（堆叠底部的裸片）视为一种“active interposer”，可以处理顶部裸片之间的路由数据。最终，多裸片策略的重大挑战在于所用裸片的热约束（到目前为止，英特尔已经在12x12mm封装中演示了1+4核心解决方案，称为Lakefield），以及为TSV连接对齐已确认为良好的裸片。

　　论策略：英特尔的工程方法

　　英特尔显然致力于其目前与FPGA相关的chiplet策略，将英特尔其他方面的技术（如AI）引入到平台中，并开发EMIB等功能。Ramune明确表示，如果英特尔的客户在FPGA上使用他们自己的第三方IP，他们要么自己提供具有EMIB功能的chiplet，要么与英特尔的代工业务合作来实现它们，随后，封装将完全在英特尔完成。虽然英特尔已向开放市场提供连接标准，但英特尔使用的特定EMIB技术被指定为产品差异化，因此客户必须与英特尔合作才能在封装产品中看到他们的IP。

　　当谈到像Foveros这样的芯片堆叠技术时，Ramune重申了正在开发的技术的一些关键领域，例如热限制、裸片尺寸，以及高效堆叠。其中一个关键变化被描述为确保在堆叠裸片时使用已知的良好裸片（即已通过屈服测试的裸片），这需要在组装之前进行裸片测试。英特尔之前的一些开发流程需要进行调整，以便为Foveros和Lakefield等产品以及未来的其他产品提供帮助。Ramune确实声明，英特尔还没有专门研究用于Foveros芯片的先进冷却方法，但他确认，预计在未来几年内，无论是在内部还是外部，都会在这一领域开展工作。

　　在讨论未来的产品时，我们的谈话中确实出现了一条批评意见。在去年12月的英特尔架构日上，我们可能错过了这一点，但会上重申，英特尔将把EMIB和Foveros都引入到未来图形驱动技术的设计中。正如人们可能想象的那样，对于规模、热性能、互连集成或与之相关的任何东西，都没有提供进一步的评论，但很明显，英特尔正在研究多芯片图形驱动技术。有人可能会愤世嫉俗地表示英特尔今天已经在图形驱动中使用EMIB和Foveros：Kaby G使用EMIB, Lakefield在Foveros上集成了Gen11核显。然而，这是两种不同的产品，我们从对话中得出的结论是，这两种技术在未来都可能出现在同一种产品上。

　　这可以采取许多不同的形式。由EMIB连接到计算机芯片的中央控制芯片，使用Foveros增加每个控制芯片的板载缓存量。计算芯片可以被EMIB连接。控制芯片可能需要一个中央DRAM存储库，无论是通过Foveros还是通过EMIB。这些技术就像用乐高积木制造一艘宇宙飞船，一个摩天轮，或者一个GPU。

　　将GPU拆分成chiplet并不是新概念，但它是一个难以想象的概念。围绕GPU处理数据的关键领域之一是带宽，另一个是延迟。在图形驱动场景中，大家竞相获得较低的帧渲染时间，最好低于16.67毫秒，从而允许60 Hz的刷新率在每个刷新周期中插入一个完整的显示帧。随着可变刷新显示的出现，这种情况有所改变，但是显卡的主要市场（游戏玩家）严重依赖于其图形驱动的快速刷新率和高帧率。对于多芯片模块，制造商必须考虑数据从开始到结束在芯片之间必须执行的跳数——所需的数据是直接连接到计算芯片，还是必须从设计的另一端交叉？内存是直接堆叠，还是封装内连接？对于不同的内存域，数据能否通过数学运算保持其并发性？是否存在中央管理芯片，或者每个计算chiplet管理它们自己的时序模式？与计算单元相比，每个chiplet设计有多少来自连接单元？

　　最终，如果这种设计能够在性能、成本或功耗这三者的至少两个方面有竞争力，那么这种设计才会胜出。我们已经知道，由于额外的连接性，多芯片环境通常需要比单片设计更高的功率预算，正如市场上的多芯片CPU选项所示，所以chiplet不得不利用较小的工艺节点来弥补这种缺点。幸运的是，chiplet更容易在小的工艺节点上制造，这使得它比大型整体设计节省了潜在的成本。性能取决于架构，既包括原始计算，也包括芯片之间的互连。

　　英伟达MCM GPU（来源ISC '17）

　　我们已经看到一些研究论文讨论了多芯片图形驱动解决方案的概念，例如英伟达的这个方案，你可以打赌，所有从事高性能图形驱动和高性能计算的人都在关注它。鉴于计算平台的限制比图形驱动平台更少，我们可能会首先看到多芯片解决方案。

　　我们讨论的另一个要素是重申了英特尔首席工程官、技术、系统、架构和客户集团总裁Murthy Renduchintala博士先前提出的意见。Ramune表示，芯片技术和封装技术旨在与英特尔目前的制造流程异步运行。这里的最终目标是将技术应用于当前可用的流程，而不是固定开发并将开发绑定到单一节点策略。正如我们所看到的，英特尔的10nm开发已经取得了进展，这种产品和技术的分离将是英特尔未来的重要一步。

　　我们所知道的英特尔Xe GPU生产线

　　英特尔已经声明，在其未来的Ice Lake消费级处理器与Sunny Cove微架构配合使用的Gen11核显之后，我们将看到其Xe图形驱动产品进入市场。Xe将从集成显卡到企业计算加速，覆盖整个消费级显卡和游戏市场。

　　英特尔当时声称Xe系列将基于两种不同的架构，其中一种称为Arctic Sound，另一种尚未公开。我们的目标是为Xe创建一个平台，将硬件、软件、驱动程序、平台和API都整合到一个任务中，英特尔称之为“The Odyssey”。推出EMIB和Foveros技术作为Xe战略的一部分似乎是英特尔计划的重要组成部分，静观它的发展将是一件有趣的事情。

　　超越英特尔的核心技术

　　英特尔最近对图形驱动技术的推动是众所周知的。该公司聘请了来自AMD的Raja Koduri，来自Tesla的Jim Keller，来自AMD的Chris Hook，以及一些知名技术记者和AMD的GPU营销经理，以帮助开发其独立显卡产品。就在几天前，英特尔还没有完成他们的招聘狂潮，聘请了GlobalFoundries的企业公关总监，协助其制造流程和封装技术的公关。虽然10nm正在修复，但英特尔显然正试图吸引人们对其新产品领域和新功能的关注——我们在12月的英特尔技术峰会上看到了新的封装技术和核心配置，以及最近的数据中心产品的发布会上的除了CPU之外的一系列企业产品。在英特尔开发chiplet策略和封装实现的同时，我们应该期望专业知识能够渗透到英特尔的产品组合中，帮助这些产品获得优势。Lakefield就是一个重要的例子，它在一个微型芯片中提供了Core、Atom和Gen 11功能，并且功耗不足7W，适用于小型器件。

　　图：由Foveros构建的Lakefield

　　非常感谢Ramune Nagisetty和她的团队上周的会议，以及对我们之前没有接触过的英特尔产品的一些见解。我很高兴英特尔开始在这类新领域开辟更多的业务，并希望在未来可以继续发展。