中国，北京- 2019年4月17日-SiliconLabs（亦称“芯科科技”，NASDAQ：SLAB）日前推出了满足最新一代PCI Express®（PCIe®）5.0规范的完整时钟解决方案组合，能够提供同类最佳的抖动性能，且具有显著的设计余量。Si5332任意频率时钟系列产品可生成抖动性能达140fs RMS的PCIe Gen 5参考时钟，优化了PCIe SerDes性能，且同时满足Gen 5规范并有余量。Si5332时钟能够生成PCIe和通用频率的任意组合，可在各种应用中实现时钟树整合。

Silicon Labs还提供Si522xx PCIe时钟发生器和Si532xx PCIe缓冲器系列，能够提供2路、4路、8路或12路PCIe Gen 1/2/3/4/5兼容输出，是数据中心应用中各种PCIe端点时钟的理想选择。

包括网络接口卡（NIC）、PCIe总线扩展器和高性能计算（HPC）加速器在内的数据中心硬件设计越来越多地使用低功耗1.5V或1.8V电源，以便最大限度地降低总体功耗。Si522xx和Si532xx器件采用1.5 - 1.8V电源供电，是业界功耗最低的PCIe时钟和缓冲器。Si522xx和Si532xx输出驱动器利用Silicon Labs备受肯定的推挽式高速电流导引逻辑（HCSL）技术，无需传统PCIe时钟采用恒流输出驱动器技术所需的外部终端电阻。

Silicon Labs的新型时钟产品完全兼容PCIe Gen 5通用时钟、分离参考无展频（SRNS）和分离参考独立展频（SRIS）架构。尽管PCIe Gen 5具有更严格的抖动要求，但Silicon Labs的新型产品不需要分立电源滤波组件，这简化了PCB布局，同时确保了板级噪声不会降低时钟抖动性能。电路板设计人员可以无缝升级现有的PCIe Gen 1/2/3/4设计，使用引脚兼容的Si5332、Si522xx和Si532xx时钟轻松实现设计，以便利用更快的PCIe串行接口。

Silicon Labs时钟产品总经理James Wilson表示：“Silicon Labs致力于提供一流的时钟解决方案，以便轻松迁移至更高速PCI Express。数据中心设计人员希望利用PCIe Gen 5来提高CPU和工作负载加速器之间的互连速度，包括GPU、FPGA和专用加速器解决方案。增加网络、存储和AI资源的带宽将有助于行业向400G以太网过渡。”

Silicon Labs PCI Express时钟抖动工具已更新，包括精确测量PCIe Gen 5参考时钟抖动所需的滤波器。该软件大大简化了PCIe时钟抖动测量，确保按照PCI-SIG Gen 1/2/3/4/5通用时钟、SRNS和SRIS规范的要求应用适当的滤波器，同时提供易于读取的结果。

价格与供货

Si5332任意频率时钟、Si522xx PCIe时钟和Si532xx PCIe缓冲器现已批量生产，可提供样片。样片可在两周内发货，批量订购在四周内发货。采购量达一万片时单价如下：

· Si5332 6-12路输出器件单价为4.25-4.90美元；

· Si522xx 2-12路输出器件单价为1.27-2.76美元；

· Si532xx 4-12路输出器件单价为1.40-2.10美元。

以下开发套件可用于快速、简单的产品评估：

· Si5332任意频率时钟：Si5332-6EX-EVB，零售价149美元；

· Si522xx PCIe时钟：Si52204-EVB，零售价140美元；

· Si532xx PCIe缓冲器：Si53208-EVB，零售价175美元。