芯片面积和缺陷密度

　　与晶圆表面地缺陷密度对应，芯片地尺寸也对晶圆电测良品率有一定的影响。

　　电路密度和缺陷密度

　　晶圆表面的缺陷通过使部分芯片发生故障从而导致整个芯片失效。有些缺陷位于芯片不敏感区，并不会导致芯片失效。

　　然而，由于日减小的特征工艺尺寸和增加的元器件密度，电路集成度有逐渐升高的趋势。这种趋势使得任何给定缺陷落在电路有源区域的可能性增加了。

　　工艺制程步骤的数量

　　工艺制程步骤的数量被认为是晶圆厂CUM良品率的一个限制因素。步骤越多，打碎晶圆或对晶圆误操作的可能性就越大。这个结论同样适用于晶圆电测良品率。随着工艺制程步骤数的增加，除非采取相应措施来降低由此带来的影响，晶圆背景缺陷密度将增加。增加的背景缺陷密度会影响更多的芯片，使晶圆电测良品率变低。

　　特征图形尺寸和缺陷尺寸

　　更小的特征工艺尺寸从两个主要方面使维持一个可以接受的晶圆电测良品率使得更困难。第一，较小图像的光刻比较困难。第二，更小的图像对更小的缺陷承受力很差，对整体的缺陷密度的承受力也变得更差。最小特征工艺尺寸对允许缺陷尺寸的10:1定律已经被讨论过了。一项评估指出，如果缺陷密度为每平方厘米1个缺陷，特征工艺尺寸为0.35um的电路的晶圆电测良品率会比相同条件下的0.5um电路低10%。

　　工艺制程周期

　　晶圆在生产中实际处理的时间可以用天来计算。但是由于在各工艺制程站的排队等候和工艺问题引起的临时性减慢，晶圆通常会在生产区域停留几个星期。

　　晶圆等待时间越长，受到污染而导致电测良品率降低的可能性就越大。向即时生产方式的转变是一种提高良品率及降低由生产线存量增加带来的相关成本的尝试。

　　封装和最终测试良品率

　　完成晶圆电测后，晶圆进入封装工艺，又称为封装与测试在那里它们被切割成单个芯片并被封装进保护性外壳中。在一系列步骤中也包含多次目检和封装工艺制程的质量检查。

　　在封装工艺完成后，封装好的芯片会经过一系列的物理、环境和电性测试，总称为最终测试。最终测试后，第三个主要良品率被计算出来，即最终测试的合格芯片数与晶圆电测合格芯片数的比值。

　　整体工艺良品率

　　整体工艺良品率是3个主要的乘积。这个数字以百分数表示，给出了出货芯片数相对最初投入晶圆上完整芯片数的百分比。它是对整个工艺流程成功率的综合评测。

　　整体良品率随几个主要的因素变化。上图列出了典型的工艺良品率和由此计算出的整体良品率。前两列是影响单一工艺及整体良品率的主要工艺制程因素。

　　第一列是特定电路的集成度。电路集成度越高，各种良品率的预期值就越低。更高的集成度意味着特征图形尺寸的相应减小。第二列给出了生产工艺的成熟程度。在产品生产的整个生命周期内，工艺良品率的走势几乎都呈现S弯曲的特性。开始阶段，许多初始阶段的问题逐渐被解决，良品率上升较缓慢。

　　接下来是一个良品率迅速上升的阶段，最终良品率会稳定在一定的水平上，它取决于工艺成熟程度、芯片尺寸、电路集成度、电路密度和缺陷密度共同作用。下图数据显示，对于简单成熟的产品，整体良品率可能在很低的良品率到90%的范围内变化。开云棋牌官网在线客服制造商把它们的良品率水平视为机密信息，因为从工艺良品率直接就可以得出相应的利润和生产管理水平。

　　从上表的数据可以看出晶圆电测良品率是3个良品率点中最低的，这就是为什么会有许多致力于提高晶圆电测良品率的计划。有一段时间晶圆电测良品率的提升对生产率的提高产生最大的影响。更大和更复杂的芯片的出现使得如设备持有成本等其他因素被加入到提高生产率的范畴。百万级芯片时代要求的成功是晶圆电测良品率需要在90%的范围。