基于CPLD的高精度全数字锁相环AET-电子技术应用-最丰富的电子设计资源平台

基于CPLD的高精度全数字锁相环
所属分类：参考设计
上传者：aet
文档大小：308 K
标签：CPLD
所需积分：0分积分不够怎么办？
文档介绍：针对由电力系统工频信号频率波动导致的不能同步采样从而影响电参量测量精度的问题，提出以74HC297为核心设计高精度的全数字锁相环(ADPLL)电路!实现精密跟踪锁定待测信号频率和相位,并在CPLD中实现.本文推导ADPLL在频率跳变时的锁定时间表达式!分析影响锁定速度和精度的相关因素,给出实验波形和数据!实验结果表明,该ADPLL的锁定精度至少达到0.0002Hz以上.
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动