2018年，芯片制造领域将

启用期待已久的新技术

━━━ ━━━

有人对我说：“晶圆厂就像一座冰山。”我分不清是谁在说话，因为所有人从头到脚都裹在洁净服里。参观位于纽约州马耳他的格芯公司第8晶圆厂无疑让这个比喻更加形象。我们刚刚走出第8晶圆厂的“子工厂”，那是垂直高度达10米的地下厂房，管道和电线从上方的各种开云棋牌官网在线客服制造工具中蜿蜒而下，连接到化学品自动处理机、水质分析仪、功率调节器以及千瓦级的激光器上。而这个激光器，正是我们此行参观的主要目的。

单台激光设备的占地面积大约在80平方米，其中激光系统占据了15～20平方米。组装一台这样的设备需要6周时间，过程的复杂程度令人叹服。大约在组装过程的中期，构成这台设备的冰山一角就显现出来，它由闪亮的金属管、不透明的真空室和电线组成，和一间房子差不多大小。6个穿着兔子套装式洁净服的技术人员，穿梭在这个庞然大物周围，按照编制好的程序仔细地进行各种探查和连接工作。

这个吸引眼球的巨型设备就是极紫外（EUV）光刻工具。10多年来，开云棋牌官网在线客服制造业一方面一直希望EUV能够挽救摩尔定律，另一方面却绝望地认为这项技术永远无法到来。不过这一时刻最终还是来临了，并且来得正是时候。

三星电子是第一个宣布将使用EUV工具为客户生产芯片的公司，并表示将在2018年下半年实现。而其竞争对手格芯、台湾积体电路制造公司（以下简称台积电）和英特尔显然也计划在未来的一两个季度内运用这一技术。

英特尔公司不愿透露其路线图，据该公司的一位发言人透露：“一旦技术的实际成本达标，我们就会将EUV技术投入到实际生产之中。”而超大规模集成电路（VLSI）研究中心的分析员G•丹•哈奇森（G.Dan Hutcheson）指出，英特尔公司购买的EUV设备比其他公司都多。

格芯、三星和台积电的步调与我们越来越接近，而且似乎都遵循着同样的游戏规则。这3家公司都引入了EUV技术，用在7纳米制造工艺（即所谓的7纳米节点）的第二次迭代中。对于7纳米制造工艺，他们仍将在长达一年的时间里利用“前EUV技术”。

很显然，做这样的打算是因为同时进行两个大的变动会比较难以处理。格芯公司的首席技术官加里•帕顿（GaryPatton）认为，即便不使用EUV技术，这种7纳米制造工艺也称得上是“极限运动”。格芯和台积电都声称，如果进展顺利，他们的工厂能让该工具的运行时间达到80%甚至更高，事实上，EUV会使7纳米工艺变得更简单，也更便宜。如果你想明白这是为什么，就必须先了解如何制造芯片。

━━━ ━━━

“光刻技术是晶圆厂的核心。”格芯公司第8晶圆厂的高级副总裁兼总经理托马斯•考尔菲德（ThomasCaulfield）说。从光滑的空白硅片，变成有着彩虹般色泽的盘片，直到被塞进装有130亿晶体管的微处理器中——硅晶片需要经过许多次的加工处理才能完成这一转变。其中的许多步骤都是在光刻工具内部进行的。

当今最先进的技术是193纳米浸没式光刻。顾名思义，这种工艺是用波长为193纳米的光线照射一个印有图案的表面，这个表面被称为光掩模。该工艺通过水，将图案投射到硅晶片上，随后图案被光敏化学品固定，并蚀刻到硅晶片上。这一工艺的问题在于，光不能直接定义小于其波长的特征。而193纳米的长度比现代芯片所需的图案尺寸大很多。因此，需要利用一些光学上的技巧和变通方法来弥补这一差异。其中最昂贵的方法，是用三四个不同的光掩模在芯片上产生单个图案。即使对现在最复杂的处理器而言，这也意味着晶圆可能需要反复通过光刻工具达80次之多。

之所以使用EUV光刻技术，是因为它使用的是13.5纳米波长的EUV，这与要印制的最终特征的尺寸非常接近。有了它，制造商可以将三四个光刻步骤变成一个。对于其7纳米EUV工艺，格芯将用5个步骤取代原有的15个步骤。台积电的光刻设备和掩模技术总监约翰•林（JohnLin）表示，他们公司也在计划进行类似减少步骤的工作。

EUV技术会让7纳米制程变得更快速、更便宜，同时对于比7纳米节点更先进的制程来说也是至关重要的。帕顿说：“如果5纳米制造工艺不使用EUV技术，那么将会有超过100个（光刻步骤），那就太疯狂了。”

听帕顿的话，EUV光刻似乎来得正是时候，事实也确实是这样。但这是一段长达几十年的漫长旅程，时常会有一些专家宣称EUV技术已经死了。即使时至今日，一些观察家仍然觉得在生产中应用EUV技术有点难以置信。

VLSI的哈奇森认为，人们不应该对EUV技术长久以来的一再拖延感到诧异。他说：“核心技术需要的时间会超过所有人的预期。”他表示，尽管光刻技术在发展过程中使用了各种各样的光源，但自20世纪80年代以来，该技术的基础并未发生任何改变。

纵观EUV的大部分发展历程，主要问题都是光源，考虑到光源的复杂性，这并不令人惊讶。在机器一端的真空室内，熔融锡的微小液滴被两个激光束依次击中，并在射流中被发射出去。第一束击中液滴的激光非常精准，把液滴压平成为一个雾状的圆盘；而第二束激光的能量非常巨大，把液滴变成等离子态的小球，与EUV光源一同发光。

光源研发人员们多年来一直无法提供所需的光源强度，他们一直承诺太多却又无法实现。而目前对于光源问题的担忧已经基本上消除了。能够输出205瓦能量的光源已经找到，并且阿斯麦公司已在实验室中制造出了250瓦的光源。台积电的约翰•林说：“我们有信心，阿斯麦公司在2018年能够将实用的光源强度提到250瓦。”

虽然大部分的光在通过机器时会因多次反射而被损耗，但即使对5纳米节点来说，这一功率也已经可以满足要求。但对于3纳米来说，分析师认为，芯片制造商将需要500瓦的功率，1纳米则可能要增加到1000瓦。前者可通过几种手段相结合的方式来实现，包括增加驱动激光器的功率、提高激光能量转换成EUV光的效率以及增强稳定性和控制的精准度；而后者所需的则是无比巨大的能量。我在格芯公司看到，约1兆瓦的EUV工具及其相关驱动激光器和其他设备，最终只能向硅晶圆提供几十瓦的光功率。考尔菲德告诉我，他们不得不为第8晶圆厂增加10%的电力供应，以满足2018年安装的两台新EUV工具。

━━━ ━━━

尽管如今电源方面的挑战已经在很大程度上被攻克了，但这并不意味着EUV光刻可以完美运行。实际上，光掩模还存在着一些问题。这些EUV掩模与用于193纳米光刻的掩模完全不同，EUV掩模利用由不同材料组成的数十个纳米层反射光线，而不是透射光线。实际上，它们还有很多不完善的地方，很难发现也很难避免。此外，通常用于保护光刻掩模免受灰尘侵害的透明覆盖薄膜——“保护膜”——也尚不能用于EUV。

保护膜是非常重要的，因为即使在EUV机器（处于顶级的无尘室内）内部的超净环境内，制造过程中仍然会产生一些灰尘。落在光掩模上的灰尘微粒，可能会在每一个完成的芯片上形成足以毁掉整个装置的阴影，使相当昂贵的掩模变得分文不值。

这就是为什么在今天的光刻工具中，光掩模会覆盖一层透明的保护膜。这层保护膜相当于掩模的安全眼镜，但如今这些保护膜对EUV是不透明的。

要想适用于EUV，保护膜必须有超薄的膜衣，让其透明，但又必须有足够的强度承受来自光掩模正常扫描运动的机械冲击，以及伴随高能EUV辐射产生的热冲击。

即便现在没有足够好的保护膜，芯片制造商们认为冒着风险使用裸露光掩模也是值得一试的，因为过程中只有几个EUV步骤。而一旦芯片制造商开始依靠EUV进行更多步骤的操作，那么这个方案就无法再继续使用了，不过其他解决方案仍在研制中。例如，阿斯麦公司已经测试了采用250瓦EUV光源的仪器。EUV顾问维韦克•巴克西（VivekBakshi）说：“保护膜的设计必须改进，我不认为它是一个搅局者。”

一个更为严重的问题是，目前仍然没有检查光掩模缺陷的好方法。理想情况下，你能够使用EUV光来扫描需要修复的点。但是，这种被称为光化图案掩模检测的技术仍在研制中（尽管三星称其已经开发了内部解决方案）。现在芯片制造商采用的只是一些权宜之计。一种是使用依赖193纳米光源的现有工具。但在7纳米技术节点上，使用如此巨大的波长就像用胳膊肘来读盲文一样：这种方法虽然能用，但你可能会错过一些东西。电子束检测工具虽然有足够的分辨率，但速度很慢。阿斯麦公司最近推出了其首款电子束检测工具。

芯片制造商也可以使用所谓的“刻印检查”方法。也就是说，他们将光掩模固定在EUV光刻工具上，生成一个带有图案的硅晶片，然后检查晶片本身，但这是一个费时且价格高昂的过程，他们并不十分喜欢。

尽管如此，芯片制造商仍在向前迈进。电子束技术公司D2S的首席执行官、光掩模图案绘制技术专家藤本真雄（AkiFujimura）说：“采用EUV技术的人正在定义它的用途，因此这些并不会妨碍我们的工作。”

技术专家预计，聪明的工程师们将会很快解决EUV光刻现存的这些问题。事实上，不同的芯片制造商或许能够清晰地进行自我定位，前提是他们找到胜任这项工作的工程师，视工程师的水平而定。帕顿说：“我们把这些钱都花在工具上，但是如果没有合适的人，我们就无法做到这一切。”