0 引言

频率合成器是射频收发机的重要模块，其中的压控振荡器（Voltage Controlled Oscillator，VCO）和分频器工作在整个电路的最高频率，是频率合成器的主要功耗来源，因此，频率合成器设计的主要目标之一就是降低VCO和分频器的功耗。VCO主要用于产生稳定的射频信号，其中正交信号在正交上/下变频的收发机中至关重要，常见的正交信号产生方式包括无源多相网络、双VCO耦合、VCO后置二分频电路^[1]。无源多相网络要求器件之间匹配并且输入输出间都要引入缓冲电路。双VCO耦合产生正交信号会导致VCO面积直接增加将近一倍。而且耦合因子很大会导致VCO振荡频率偏移谐振状态，影响谐振回路的品质因子，导致相位噪声恶化，但谐振因子太小会破坏信号的正交关系。VCO后置二分频器的面积较小，输出信号的正交性较好，但是二分频器会工作在VCO振荡频率，因此会引入额外功耗。

目前，通过电流复用技术降低电路功耗已经得到了广泛使用，在文献[2]中实现VCO和接收机电路的电流复用，整体电路仅消耗1 mA电流。与此类似，文献[3]通过实现Colpitts VCO和二分频器的电流复用，输出2.1～2.2 GHz正交信号时仅消耗2.8 mA。如果能够实现VCO和二分频器的电流复用，就可以保证低功耗正交信号产生。

文献[4-6]通过变压器反馈降低VCO的工作电压，并且实现VCO和二分频器的电流复用以降低功耗。但是引入变压器会导致芯片面积急剧增大，增加生产成本。文献[7]通过N-PMOS VCO中的PMOS负阻对实现和二分频器的堆叠，PMOS负阻对同时作为二分频器的开关管存在。但是PMOS负阻对消耗一个约0.6 V阈值电压，因此该结构必须通过衬底偏置技术^[8]降低NOMS和PMOS负阻对的阈值电压，否则在1.8 V电压下难以稳定工作。然而衬底偏置技术要求使用双阱工艺，增加生产成本，而且该电路的工作电流是不稳定的，这导致整个电路的工作点尤其是VCO和二分频器的中间节点电压V_mid会随PVT变化出现剧烈波动。文献[9]中直接采用NMOS VCO的振荡信号给二分频器提供偏置，这虽然避免了偏置电路，但是二分频器阻抗作为VCO谐振网络的负载存在，导致相位噪声恶化，而且V_mid也会随PVT变化出现剧烈波动。文献[10]中通过NMOS VCO的交流信号给二分频器提供控制信号，避免了二分频器对VCO谐振网络产生负载；二分频器的直流偏压通过电流镜提供。但是以上电路依旧消耗较大面积接地电容以维持中间节点V_mid的电压稳定，而且，电路的直流电流依旧会随二分频器的时钟控制对的状态翻转剧烈变化，导致消耗的平均电流很大。

综上讨论，为了节省成本，本文采用通用的0.18 μm TSMC单阱工艺进行正交信号电路设计，应用场景为低功耗蓝牙（Bluetooth Low Energy，BLE）滑动中频收发机，需要产生1.6 GHz信号和0.8 GHz正交信号，频率覆盖范围为800~828 MHz，相位噪声要求为-125 dBc/Hz@1 MHz，主要设计目标为降低VCO和二分频器的功耗。本设计通过NMOS VCO和二分频器堆叠实现电流复用，并且论证了尾电流源对进一步降低功耗的作用，同时中间节点V_mid的接地电容被进一步降低。仿真结果表明，在电源电压为1.8 V时实现的相位噪声是-126 dBc/Hz@1 MHz，消耗电流1.05 mA。

1 电路设计

1.1 VCO电路

本文采用的VCO和二分频器电路结构如图1。通过NMOS VCO和二分频器的简单堆叠实现电流复用以降低功耗，中间节点V_mid将电路分为VCO和二分频器两部分。VCO部分包括M1、M2构成的负阻对和LC谐振网络，使用NMOS负阻对可以最大程度降低VCO消耗的电压。VCO下方是二分频器，实质上相当于VCO的尾电流源，V_b1和V_b2是由外部电流镜提供的偏置电压，V_b2和尾电流源管M13决定电路的整体电流。

对二分频器而言，无尾电流源管可以使偏置电路得到简化，并且电路的工作频率进一步提高，这是因为时钟控制对M11、M12的反转电流不受限制。但是，无尾电流源导致二分频器状态翻转时的电流波动较大，这意味着平均有效电流增加，也就是功耗增加。同时，消除尾电流源管会降低VCO的低频噪声。事实上，BLE应用中对二分频器的工作频率要求不高，在1.6~1.8 GHz之间即可；而且，增加尾电流源可以保证电路的DC电流工作点基本稳定，电流围绕静态电流周期性波动，波动幅度较小，因此平均电流约为静态电流。同时，增加尾电流源对于降低VCO对电源电压的敏感度有重要意义。综上所述，该电路相比文献[6，7，10]增加了尾电流源管，使二分频器反转电流更为可控，有利于平均电流进一步降低。

可以看出，电路堆叠导致电源线之间的晶体管级数增加，因此有必要论证增加尾电流源管依旧可以使各级晶体管的电压满足正常工作的要求。电压余度分析如下：VCO部分的最小电压余度为V_tn，不包含尾电流源管时二分频器部分的最小电压余度是2V_ds+V_tn+I_ssR_ss/4，R_ss是二分频器电阻，I_ssR_ss/4是二分频器正交信号的摆幅。假设正交信号的摆幅为200 mV，V_ds取150~200 mV，V_tn取0.5 V，因此不包含尾电流源的最小电压余度是1.5~1.6 V。由于电源电压是1.8 V，所以增加尾电流源管依旧可以使电路稳定工作。

除共用电流外，VCO和二分频电路可以看做独立电路。外部电流镜给二分频器的时钟控制对M11、M12和尾电流源管M13提供直流偏压，这对于维持VCO和二分频电路的直流工作点稳定具有重要意义。一旦VCO和二分频器的电流固定，为了保证两级电路DC工作点的稳定，只需要保证V_mid点的电压稳定即可，所以需要在V_mid点加接地电容。通过参数仿真选取符合要求的V_mid点电容的最小值，最终选择的NMOS电容为10 pF，相对文献[10]降低了58.3%。

VCO谐振网络输出的交流信号通过电容耦合到二分频器开关管，保证二分频器的正常分频与正交信号产生。为了实现稳定的调谐增益和输出频率范围，采用3 bit控制字调节电容阵列实现粗调谐，细调谐电压V_tune范围是0.4~1.4 V。

1.2 电感模型

LC负阻振荡器包含谐振电路和负阻对，两者都对VCO的性能具有重要影响。根据Lesson提出的线性模型^[11]，振荡器的相位噪声L{Δw}如下：

其中，F是噪声系数，P_sig是信号功率，Q_tank是谐振电路品质因数。由于相位噪声和Q_tank平方成反比，因此增大谐振电路品质因数有利于改善相位噪声。一般情况下，谐振电路的品质因数约等于其中电感品质的因数，因此电感的设计至关重要。通过ASITIC软件绘制差分电感，线宽为30 μm，线间隔为3 μm，内径为100 μm，圈数为3。然后在Momentum中进行版图S参数提取，最后根据提取到的S参数通过ADS软件对电感电学参数进行优化拟合，优化仿真中采用基于双端口π模型^[1]的2π电感模型，如图2。

ADS优化得到的电感模型S参数如图3，在VCO振荡频率范围内（1.5~2.0 GHz）与版图提取S参数基本相符。最终得到的差分电感电学模型参数已经在图2中给出，品质因数是9.75@1.7 GHz。

2 仿真结果分析

在Cadence Virtuoso中完成版图绘制，VCO部分和二分频器采用全对称设计，并且使用Dummy晶体管和Dummy电阻减小制造误差。采用TSMC 0.18 μm单阱工艺绘制版图，包含VCO、二分频器、PAD、偏置电路和测试Buffer等的整体版图如图4，除PAD外，面积为0.38 mm²。

采用1.8 V电源电压进行后仿，当VCO谐振网络的振荡频率为1.701 2 GHz时，二分频器输出正交信号以及VCO振荡信号的瞬态波形如图5、图6所示，结果表明二分频器可以实现正交性较好的信号输出，在各个Corner和温度下的信号幅度都大于200 mV，对应频率为850.6 MHz。VCO谐振网络的输出信号幅度为295 mV，可以满足一级变频的输出信号要求。

为了验证尾电流源管对电路总电流的影响，仿真得到流经尾电流源管的瞬态电流，如图7所示，电流在1.05 mA上下周期性波动，波动幅度为0.05 mA，相比无尾电流源的电流复用结构波动范围较小，平均电流损耗降低。同时，虽然交流电容降低为10 pF，相对文献[10]降低了58.3%，但是最终实现的中间节点V_mid的电压基本稳定在1.085 V，如图8所示，这保证了VCO和二分频器在电流复用状态下的正常工作。

针对3 bit电容阵列进行锁定频率仿真，得到的调谐曲线如图9，有效调谐电压范围为0.4~1.4 V，调谐频率覆盖783~866 MHz，单条调谐曲线频率范围约为17~18 MHz，保证了较好的频率交叠。

在1.8 V电源电压下的仿真结果表明，当输出信号频率为850.6 MHz时，消耗电流1.05 mA，1 MHz偏移处的相位噪声为-126 dBc/Hz。信号的相位噪声如图10所示。

将本文实现的电流复用VCO和文献中的正交信号产生VCO进行对比，结果如表1，其中FoM值公式如下：

结果表明，在1.8 V电压下产生的850.6 MHz正交信号对应的FoM值为182 dBc。相比采用相同工艺和电流复用技术的文献[10]，本设计的FoM值提高了2 dB。FoM值得到改善的根本原因在于，本文对文献[10]的改进使电路功耗降低了约38.24%，同时相位噪声性能基本保持不变，这对于低功耗蓝牙应用具有重要意义。

3 结束语

在TSMC 0.18 μm工艺下实现了一个用于BLE射频收发机的低功耗正交信号产生器，通过电流复用技术降低了VCO和二分频器的整体功耗。仿真结果表明，在1.8 V电源电压下仅消耗1.05 mA电流，对低功耗蓝牙应用具有重要意义。正交信号频率为850.6 MHz时对应的相位噪声为-126 dBc/Hz@1MHz，FoM值约为182 dBc。二分频器输出的正交信号频率范围是783~866 MHz，覆盖目标频率范围，整体版图面积为0.38 mm²。在维持相位噪声满足指标要求的情况下，本设计对其他低功耗应用具有指导意义。

参考文献

[1] 池保勇，余志平，石秉学.CMOS射频集成电路分析与设计[M].北京：清华大学出版社，2006.

[2] KIM H，SHIN H.A 2.4-GHz current-reuse OOK wake-up receiver for MICS applications[J].Ieice Electronics Express，2013，10(14)：1-4.

[3] JI X C，WU J H，SHI L X.Current reused Colpitts VCO and frequency divider with quadrature outputs[C].2011 International Conference on Electric Information and Control Engineering，2011：256-269.

[4] LEUNG L L K，LUONG H C.A 1 V 9.7 mW CMOS frequency synthesizer for IEEE 802.1 la transceivers[J].IEEE Trans.Microw.Theory Tech.，2008，56(1)：39-48.

[5] NG A W，LUONG H C.A 1 V 17 GHz 5 mW quadrature CMOS VCO based on transformer coupling[C].In IEEE Int.Solid-State Circuits Conf.(ISSCC) Tech.Dig.，2006：198-199.

[6] WANG S，CHAWLA V，HA D S，et al.IEEE，Low-voltage low-power 1.6 GHz quadrature signal generation through stacking a transformer-based VCO and a divide-by-two[J].IEEE Transaction on Circuits and Systems—I：Regular Papers，2012，59(12)：2901-2910.

[7] PARK D，IEEE，CHO S H.A 1.8 V 900 ?滋W 4.5 GHz VCO and Prescaler in 0.18 m CMOS Using Charge-Recy-cling Technique[J].IEEE Microwave and Wireless Components Letters，2009，19(2).

[8] PARK D，CHO S.An adaptive body-biased VCO with voltage boosted switched tuning in 0.5 V supply[C].2006 Proceedings of the 32nd European Solid-State Circuits Conference，2006：444-447.

[9] PARK D，LEE W，JEON S，et al.A 2.5 GHz 860 μW charge-recycling fractional-N frequency synthesizer in 130 nm CMOS[C].2008 IEEE Symposium on VLSI Circuits，2008：88-89.

[10] PARK K G，JEONG C Y，PARK J W，et al.Current reusing VCO and divide-by-two frequency divider for quadrature LO generation[J].IEEE Microwave and Wireless Components Letters，2008，18(6)：413-415.

[11] LEESON D B.A simple model of feedback oscillator noise spectrum[J].Proceedings of the IEEE，1966，54(2)：329-330.

[12] KYTONAKI E A，PAPANANOS Y.A low-voltage differentially tuned current-adjusted 5.5 GHz quadrature VCO in 65 nm CMOS technology[J].IEEE Trans.Circuits Systems II，Exp.Briefs，2011，58：254-258.

作者信息：

张顶顶1，2，3，张钊锋1，3，廖友春1，2

(1.中国科学院 上海高等研究院，上海201210；2.中国科学院大学，北京100049；3.上海科技大学，上海201210)