0 引言

FIR滤波器在实际应用中因其线性相位、绝对稳定、不会产生自激振荡等特性，在通信和信号处理领域应用广泛。但对于同样的设计要求，FIR滤波器通常比IIR滤波器需要更高的阶数，因此近些年人们一直在研究FIR滤波器的低复杂度低成本实现方法。FIR滤波器在数字系统中实现时，实质上是要完成加法、乘法和数据传输等运算，子项空间技术利用FIR滤波器系数之间的子项共享可以有效减少实现时加法器的个数^[1]；外推补偿技术利用FIR滤波器冲激响应的准周期特性可以有效降低多常系数乘法的复杂度，较子项空间技术更有优势，但引入了多余的延时链^[2-5]。本文提出3种改变延时链位置从而减小延时链位宽的改进结构，其中改变输入端延时链位置的改进结构能够进一步降低实现成本，具有更好的实用性。

1 冲激响应外推技术

图1表示一个2N阶零相位FIR滤波器的典型冲激响应，其系数的变化规律通常具有准周期（quasi-periodic）特性，中间主瓣（center lobe）的能量最大，旁瓣（side lobes）的能量向两边逐渐减小（lobe0～lobe2）。若每一个旁瓣包含系数的数量相同，则任何一个旁瓣都可以近似表示其他旁瓣。为了方便，不妨选择能量最小的旁瓣lobe2作为原型瓣（prototype lobe），则冲激响应外推技术的基本思想就是利用滤波器系数的准周期特性，通过原型瓣的尺度变换近似表示其他旁瓣，从而达到降低FIR滤波器常系数乘法复杂度的目的^[2]。

一个2N阶零相位的FIR滤波器传输函数可以表示为：

这里α_l表示由原型瓣近似表示各旁瓣时的尺度因子，且α_L-1=1。

从式(3)可以看出，冲激响应外推滤波器的常系数乘法运算只需要考虑原型瓣的系数h(M+(L-1)d+1)～h(M+Ld)、没有参与外推的系数h(0)～h(M)、h(M+Ld+1)～h(N)以及尺度因子α₀～α_L-1，且原型瓣的系数取值较小，因此有效降低了实现复杂度。

2 冲激响应外推补偿技术

冲激响应外推技术虽然可以降低常系数乘法的复杂度，但这种系数取值上的近似是以牺牲滤波器系数的自由度为代价的，因此，为了获得同样的性能要求，必然要增加滤波器的阶数，总的硬件消耗要在两个方面权衡^[2]。一种不增加滤波器阶数的方法就是将外推近似产生的误差再补偿回去，这种方法称为带残余补偿(residual compensation)的冲激响应外推技术，简称外推补偿技术^[3-4]。

若尺度变换得到的近似系数用h_a(n)，M+1≤n≤M+(L-1)d表示，相应的误差用h_r(n)=h(n)-h_a(n)，M+1≤n≤M+(L-1)d表示，则冲激响应外推补偿滤波器传输函数可写为：

假设一个2N=16阶的零相位FIR滤波器，L=2，d=3，系数h(4)～h(6)选为原型瓣，旁瓣系数h(1)～h(3)通过原型瓣外推得到，尺度因子为α₀，h_r(1)～h_r(3)为外推近似过程中产生的误差，作为残余量补偿回去，实现结构如图2所示。

对于16阶的零相位FIR滤波器，直接实现时与输入相乘的常系数为h(0)～h(8)，图2中外推补偿结构实现时系数数量并没有减少，依然为9个：h(0)，h_r(1)，h_r(2)，h_r(3)，h(4)，h(5)，h(6)，h(7)，h(8)，但系数取值范围大大降低，所需加法器的个数和位数在优化设计时都会相应减少[4]，从而有效降低了实现复杂度，但增加了两个长度为d的延时链，总的延时单元较直接实现增加2(d-1)个。延时链的增加是外推补偿结构的固有特性，总的硬件消耗要在常系数乘法复杂度的降低和延时链的增加两方面进行权衡，该结构较适合瓣长度d较短的高阶FIR滤波器^[5]。

3 外推补偿技术改进结构

影响延时链硬件消耗的因素主要有两个：延时链的长度和延时链的位宽。长度等于d取决于滤波器冲激响应的准周期特性，一般无法改变，因此我们提出3种改变延时链位置进而减小延时链位宽的改进结构。

3.1 改进结构1：改变输入端延时链的位置

如图3所示，该结构虽然延时链的个数没有改变，但延时链的位宽发生了变化，原结构的位宽取决于输入信号x(n)和系数的位宽，而图3中输入端延时链的位宽只取决于输入信号x(n)，因此有利于减小整体的硬件消耗，且延时链越长，节省的位宽资源越多，代价是增加了图中“Extra Part”部分。“Extra Part”部分与延时链长度d无关，而是取决于不参加外推的尾系数(这里是h(7)，h(8))，且不能与其他常系数乘法进行子项共享。

3.2 改进结构2：改变输出端延时链的位置

如图4所示，该结构降低了输出端延时链的位宽，但增加的“Extra Parts”部分不但与不参加外推的尾系数(h(7)，h(8))有关，还与原型瓣的系数(h(4)，h(5)，h(6))有关，也不能与其他系数的乘法进行子项共享，因此在降低延时链位宽资源的前提下较改进结构1增加了更多的硬件消耗。

3.3 改进结构3：改变输入输出端延时链的位置

如图5所示，该结构最大限度地降低了延时链的位宽。“Extra Parts”部分也是图3和图4中两种结构的总和，剩余部分将不存在不参加外推的尾系数(h(7)，h(8))与输入信号x(n)的乘积项。

改进结构2和改进结构3由于增加的“Extra Parts”部分与原型瓣有关，而原型瓣的长度与延时链的长度相等，因此位宽资源减少得越多，增加的“Extra Parts”也越多，不利于减少整体的硬件成本；另一方面，加法器深度也是硬件实现中必须考虑的问题，尤其在高速系统设计中与面积密切相关，而与原型瓣相关的“Extra Parts”部分加法器深度较大，不利于FIR滤波器的高速实现，因此改进结构2和改进结构3经过实例仿真，实用性不高。改进结构1没有增大加法器深度，且“Extra Part”与瓣的长度d无关，因此在瓣长度d较长且尾端不参与外推的系数较少时，具有较好的实用性。

4 综合实例

本节将基于改进结构1对滤波器实例进行综合。文献[3]中的121阶FIR滤波器L1由于尾端不参与外推的系数较多(h(46)～h(60))，导致对应的改进结构1中“Extra Part”增加的硬件消耗较大，经过仿真综合，总体的硬件消耗反而增加，更适合传统的外推补偿结构^[5]。而文献[3]中的63阶FIR滤波器L2的外推补偿系数如表1所示^[3]，h(13)～h(25)选为原型瓣，h(0)～h(12)由其外推得到，d=13，延时链较长，有利于节省更多的位宽资源，且尾端不参与外推的系数较少(h(26)～h(31))，系数又小，“Extra Part”增加的硬件消耗不多，因此更适合改进结构1。

常系数乘法仍然采用子项共享技术，并采用Verilog HDL硬件描述语言进行滤波器的RTL级描，然后在ASIC上进行综合比较。本文选择55 nm的CMOS工艺，而ASIC硬件资源的消耗可以通过设置某个约束速率后综合的面积来衡量^[6]，相应的综合结果如表2所示。

从表2可以看出，改进结构1较传统的外推补偿结构，其ASIC综合结果具有更小的面积消耗，进一步节省了实现成本。

5 结论

带残余补偿的冲激响应外推技术在降低FIR 滤波器常系数乘法复杂度上有优势，但引入了多余的延时链，总体成本需要在两者之间权衡。改进结构的基本思想是减小延时链的位宽，其中只改变输入端延时链位置的改进结构在瓣长度较长且不参与外推的尾系数较少时可以进一步降低传统外推结构的硬件消耗，具有实际的应用意义。

参考文献

[1] 徐红，叶丰，黄朝耿.基于子项空间技术的低复杂度FIR滤波器实现[J].电子技术应用，2014，40(6)：33-35.

[2] LIM Y C，LIU B.Extrapolated impulse response FIR filters.IEEE Trans.Circuits Syst.，1990，37(12)：1548-1551.

[3] YU Y J，SHI D，LIM Y C.Design of extrapolated impulse response FIR filters with residual compensation in subex-pression space，IEEE Trans.Circuits Syst.I，Reg.Papers，2009，56(12)：2621-2633.

[4] YU Y J，LIM Y C.Design of linear phase FIR filters in subexpression space using mixed integer linear programming.IEEE Trans.Circuits Syst.I，Reg.Papers，2007，54(10)：2330-2338.

[5] 叶丰，徐红，黄朝耿.带残余补偿的外推冲激响应低成本FIR滤波器实现[J].电子技术应用，2015，41(6)：42-44.

[6] 虞希清.专用集成电路设计实用教程(第二版).浙江大学出版社，2013年7月.

作者信息:

徐 红1，叶 丰2，黄朝耿3

（1.浙江工业大学 信息工程学院，浙江 杭州310023；2.杭州国芯科技股份有限公司，浙江 杭州310012；

3.浙江财经大学 信息学院，浙江 杭州310018）