文献标识码:A
DOI:10.16157/j.issn.0258-7998.2017.03.005
中文引用格式:苏艺俊,马奎,胡锐,等. 一种适用于LED驱动的高压稳压电路设计[J].电子技术应用,2017,43(3):25-28.
英文引用格式:Su Yijun,Ma Kui,Hu Rui,et al. Design of a high-input voltage regulator for LED drivers[J].Application of Electronic Technique,2017,43(3):25-28.
0 引言
LED(Light Emitting Diode)驱动电源是LED照明灯具的核心部件,分为外部应用电源和内部电源[1]。外部应用电源为芯片外部电路和LED灯珠提供工作电源,输出为高压;而内部电源则是为芯片内部各个低压模块(如带隙基准、运算放大器、比较器等)提供工作电源,输出为低压,一般有1.8 V、3.3 V和5 V几种电压。内部电压是由外部应用电压经过降压而得。传统降压电路有BUCK型DC-DC变换电路[2],这种电路虽然效率较高,但输出纹波电压较大、线性调整率较差、且需要电感元件,不利于集成化。文献[3]报道了一种预降压电路结构,可在由高压管HVMN构成的源极跟随器源端产生预降压电压,但电路需要较多的高压管,芯片面积较大,且易受工艺条件限制。文献[4]报道了另一种降压电路,采用高压管作为输入管对电容充电,输出电压经过电平位移电路结构得到稳定输出电压。电路中的高压启动电路不工作时,需要低掺杂的高阻值电阻来承受高压,严重影响可靠性,且电平位移电路输出电压带负载能力有限。
本文设计的高压稳压电路利用高压管LDMOS构成电流源电路对RC电路充电,并引进前置基准和迟滞检测模块,电容两端的输出电压经过线性稳压器稳压之后给芯片提供稳定的低压电源,稳压之后的输出电压稳定性高,带负载能力强,电路只需外置电容,其余部分可以集成在一块芯片上。理论分析和仿真验证结果表明,该高压稳压电路设计正确,且各项指标参数均满足预期要求。
1LED驱动芯片中的高压稳压电路
高压稳压电路是LED分段式恒流驱动电源的核心模块,图1所示为本文设计的LED分段式恒流电路框图。市电经过整流桥后得到脉动高压直流电压,该电压既要为LED灯珠供电,也需为芯片内部的相关模块提供电源。芯片内部模块的工作电压为低压,所以需要一个高压稳压电路将高压脉动直流电压稳定到低压模块所需的直流值。该高压模块的输出直接影响到芯片内部模块的稳定性,对LED灯具的性能和质量起着决定性的作用。
为解决LED驱动芯片中高压稳压电路占用芯片面积大、对工艺敏感性强、带负载能力差等问题,本文提出了一种改进的高压稳压电路结构,如图2所示。电路主要分为高压启动模块、迟滞检测模块、前置基准模块Pre-BAG和LDO稳压模块4部分。高压启动模块由高压LDMOS器件构成RC充电和高压放电两条支路,可在电容两端得到一定值的电压(VCC)。迟滞检测模块具有两个门限电压,主要用于检测电容电压VCC,输出信号用于控制RC充电和高压放电支路。电路引进前置基准模块,在VCC上升到一定值时能产生基准电压并为LDO稳压模块提供参考电压。由于VCC不是稳定值,故电路引进LDO稳压模块,VCC经LDO稳压之后得到的输出电压(VDD)具有稳定性高、带负载能力强,可以作为芯片内部低压模块的工作电源。
电路采用D-S耐压为700 V的LDMOS器件构成RC充电和高压放电两条支路,解决了利用低掺杂大电阻承受高压所带来的可靠性问题,利用LDO稳压之后可以提高输出电压的稳定性和带负载能力。
2 电路结构分析
高压启动模块由RC充电和高压放电两条支路构成,如图2,支路一的LDMOS1为RC电路提供充电电流,在电容两端得到一定值的电压;支路二由LDMOS2和电阻R0构成对地支路,当充电支路一关闭时,支路二可作为高压放电回路。LDMOS2的栅极由迟滞检测模块的输出电平信号控制,可处于导通或截止两种工作状态。电容两端电压VCC作为检测信号,同时为后续模块提供电源。当电路上电时,支路一导通,电容两端电压VCC上升,迟滞检测模块输出低电平,使LDMOS2处于截止状态;当电容两端的电压达到设定值时,迟滞检测模块输出高电平,使LDMOS2处于导通状态,关断支路一,充电结束。当由于后续模块消耗使电容两端电压低于一定值后, LDMOS2再度截止,此时LDMOS1导通,充电支路一也再度被激活,对RC电路进行充电。LDMOS1、LDMOS2的D-S耐压为700 V,支路二LDMOS2的引入可以有效改善文献[4]所报道的方案中低掺杂大电阻易受高压影响的弊端。
迟滞检测模块由双门限比较器构成,电路具有迟滞回环传输特性。利用正反馈使比较器的门限电压随输出电压的改变而改变,对输入端的干扰信号具有很强的抑制能力[5]。电路中的运算放大器采用两级结构,第一级为差分运算放大器,第二级为PMOS管为负载的共源放大器。两级之间采用补偿网络来消除次级点对低频单位增益带宽、相位裕度的影响,保证运算放大器的工作稳定性[6-7]。
前置基准模块Pre-BAG选用带隙电压基准源电路结构,主要由启动电路、基准核心电路和偏置电路构成。启动电路保证了在上电以后,前置基准模块能正常工作,该模块主要是为LDO稳压电路提供参考电压。
LDO稳压模块主要由功率调整管、误差放大器和电阻反馈网络构成。由前置基准模块为误差放大器提供参考电压,输出电压Vout经反馈网络取样后与参考电压进行比较,比较结果控制调整管的导通状态[9],从而得到稳定的输出电压。Vout的计算公式如式(1):
电路设计的Vout为5 V,Vref为1.19 V,调整电阻R4、R5、R6的比值可以得到所需的输出电压值。
该输出电压较稳定。负载调整率是衡量负载大小变化对稳压电路输出电压的影响程度。该电压需具有相应的带负载能力,才能提供作为芯片低压模块的工作电源[10]。本文设计的高压稳压电路如图3所示。
3 电路仿真与结果分析
基于华虹宏力0.5 μm 700 V BCD(Bipolar-CMOS-DMOS)工艺,在典型工艺角条件下,采用Cadence平台下的 spectre仿真器对电路进行仿真验证。图4所示为前置基准电路的启动工作电压仿真结果。从图中可以看出,在输入电源电压为1.8 V~6 V时,前置基准电路稳定输出1.19 V。
图5所示为高压稳压电路的整体仿真结果。从图中可看出,在输入电压为0~311 V的脉动电压条件下,电容两端电压VCC=5.73 V,VCC经LDO稳压器可以得到Vout=4.97 V。
经计算,图5所示系统中的欠压保护、过温保护、振荡电路等模块所需的供电电流约为7.5 mA,考虑到余量,设定高压稳压电路的负载电流为10 mA。图6所示为输出电压的带负载能力仿真结果。从图中可以看出,负载电流Io从0变化至10 mA时,输出电压波动为ΔVout=0.116 V,变化率为2.32%,负载调整率为ΔVout/ΔIo=11.6 mV/mA,负载特性较好。
图7所示为输出电压的温度特性仿真结果。从图中可以看出,在-40 ℃~130 ℃范围内,输出电压的温度系数为27.2 ppm/℃。
表1为本文设计电路的性能参数与相关文献的对比,在不同工艺下,文献[3]和文献[4]的输入电压均为恒压,本文的输入电压为0~311 V的非恒压;电路的温漂系数为27.2 ppm/℃,可以满足系统要求;输出电压VDD的变化率为2.32%,相较于文献[4]有所提高,且文献[3]和文献[4]的负载电流分别为5 mA和1.5 mA,而本文的负载电流为10 mA,输出电压Vout的变化率仍小于3%,负载特性相对较好。
4 结束语
LED照明已越发普及,高压稳压电路是LED分段恒流驱动芯片的核心模块,集成化和高压工艺的限制一直是实现这一模块的难点。本文设计了一种改进的高压降压稳压电路,由高压LDMOS电流源对RC电路进行充电得到预工作电压,通过迟滞检测模块控制充电过程,引进前置基准模块降低了温度和电源波动的影响,最后利用线性稳压器使模块的输出电压稳定在一定值。仿真验证得到,在0~311 V的周期脉动高电压输入条件下,电路能稳定输出4.97 V;负载电流在0~10 mA范围内变化时,输出电压变化率为2.32%,负载调整率为11.6 mV/mA;在-40 ℃~130 ℃温度范围内,输出电压温度系数为27.2 ppm/℃。该电路具有易于集成、稳定性好、带负载能力较强等优点,有利于实现LED分段恒流驱动电路的单片集成。
参考文献
[1] 刘浩,陈志,葛佳乐,等.一种宽电压输入范围降压电路的设计[J].微电子学,2011,41(1):54-55.
[2] 董双兵,戴宇杰,张小兵,等.一种预稳压的高压线性稳压器的设计[J].南开大学学报,2010,43(6):82-86.
[3] 季翔宇,杨依忠,陈峰.一种宽输入降压稳压电路的研究与设计[J].合肥工业大学学报,2013,36(7):795-797.
[4] 陈志军,钟昌贤,张波.一种用于离线式开关电源的内部电源电路[J].中国集成电路,2006,87:18-21.
[5] 康华光,陈大钦,张林.电子技术基础[M].北京:高等教育出版社,2006.
[6] ALLEN P E,BLALOCK B J,RINCON G A.A CMOS opam using bulk-driven MOSFETs[J].IEEE Transactionson Systems,2013,38(5):192-193.
[7] 何乐年,王义.模拟集成电路设计与仿真[M].北京:科学出版社,2008.
[8] ANDREOUC M,KOUDOUNAS S,GEORGIOU J.A novel wide-temperature-range,3.9 ppm/℃ CMOS bandgap refer-ence circuit[J].IEEE Journal of Solid State Circuits,2012,47(2):574-581.
[9] VAISBAND I,FRIEDMANE G.Stability of distributed power delivery systems with multiple parallel on-chip LDO regulators[J].IEEE Transactions on Power Electronics,2016,31(8):5625-5634.
[10] 金岩.一种低功耗高稳定性LDO线性稳压器的设计[D].苏州:苏州大学,2015.
作者信息:
苏艺俊1,2,马 奎1,2,胡 锐3,陈 潇3,杨发顺1,2
(1.贵州大学 电子科学系,贵州 贵阳550025;2.贵州省微纳电子技术重点实验室,贵州 贵阳550025;
3.贵州振华风光开云棋牌官网在线客服有限公司,贵州 贵阳550018)