去年11月份，全球三大EDA工具软件厂商巨头之一的Mentor Graphics被西门子以45亿美元现金方式收购，引起业内不少关注。今天，三大巨头之一的Cadence发布了业界首款已通过产品流片的第三代并行仿真平台Xcelium。然而，你是不是不知道EDA在IC设计中有多重要，你是不是对EDA行业及这三大EDA工具厂商还不够了解。看完以下内容你就明白了。

■ Cadence发布新仿真平台

今天， Cadence公司发布了业界首款已通过产品流片的第三代并行仿真平台Xcelium？。基于多核并行运算技术，Xcelium？ 可以显著缩短片上系统（SoC）面市时间。

较Cadence上一代仿真平台，Xcelium？ 单核版本性能平均可提高2倍，多核版本性能平均可提高5倍以上。Cadence?Xcelium仿真平台已经在移动、图像、服务器、消费电子、物联网（IoT）和汽车等多个领域的早期用户中得到了成功应用，并通过产品流片验证。

Cadence是一个专门从事电子设计自动化（EDA）的软件公司，由SDA Systems和ECAD两家公司于1988年兼并而成。是全球最大的电子设计技术（Electronic DesignTechnologies）、程序方案服务和设计服务供应商。其解决方案旨在提升和监控开云棋牌官网在线客服、计算机系统、网络工程和电信设备、消费电子产品以及其它各类型电子产品的设计。

产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。 其总部位于美国加州圣何塞（San Jose），在全球各地设有销售办事处、设计及研发中心。2016年，Cadence被《财富》杂志评为“全球年度最适宜工作的100家公司”。

■ 什么是EDA工具？

EDA是IC电子行业必备的设计工具软件，是IC产业链最上游的子行业。Cadence、Synopsys、Mentor Graphics是EDA工具软件厂商全球三大巨头。去年11月份，Mentor Graphics被西门子以45亿美元现金方式的收购。

EDA工具是电子设计自动化（ElectronicDesignAutomation）的简称，是从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。利用EDA工具，工程师将芯片的电路设计、性能分析、设计出IC版图的整个过程交由计算机自动处理完成。

由于上世纪六十七年代，集成电路的复杂程度相对偏低，这使得工程师可以依靠手工完成集成电路的设计、布线等工作。但随着集成电路越来越复杂，完全依赖手工越来越不切实际，工程师们只好开始尝试将设计过程自动化，在1980年卡弗尔．米德和琳．康维发表的论文《超大规模集成电路系统导论》提出了通过编程语言来进行芯片设计的新思想，加上集成电路逻辑仿真、功能验证的工具的日益成熟，使得工程师们可以设计出集成度更高且更加复杂的芯片。

1986年，硬件描述语言Verilog问世，Verilog语言是现在最流行的高级抽象设计语言。1987年，VHDL在美国国防部的资助下问世。这些硬件描述语言的问世助推了集成电路设计水平的提升。随后，根据这些语言规范产生的各种仿真系统迅速被推出，这使得设计人员可对设计的芯片进行直接仿真。随着技术的进步，设计项目可以在构建实际硬件电路之前进行仿真，芯片布线布局对人工设计的要求和出错率也不断降低。

时至今日，尽管所用的语言和工具仍然不断在发展，但是通过编程语言来设计、验证电路预期行为，利用工具软件综合得到低抽象级物理设计的这种途径，仍然是数字集成电路设计的基础。一位从事CPU设计的工程师表示，“在没有EDA工具之前，搞电路要靠人手工，对于大规模集成电路有上亿晶体管的设计用手工简直是不可为的。可以说有了EDA工具，才有了超大规模集成电路设计的可能”。

■ 听ARM和ST怎么说？

Cadence公司发布业界首款已通过产品流片的第三代并行仿真平台Xcelium？。ARM和ST都发表了自己的看法。

“不论是ARM还是我们的合作伙伴，交付产品以达到客户预期的能力，不可避免的需要快速和严格的验证环节，”ARM公司技术服务产品部总经理Hobson Bullman说，“Xcelium并行仿真平台对于基于ARM的SoC设计，在门级仿真获得4倍的性能提升，在RTL仿真获得5倍的性能提升。基于这些结果，我们期待Xcelium可以帮助我们更快和更可靠的交付最复杂SOC，”

“针对智能汽车和工业物联网应用中复杂的28nm FD－SOI SoC和ASIC设计，快速和可扩展的仿真是满足严苛开发周期的关键！” 意法开云棋牌官网在线客服公司CPU团队经理Francois Oswald说到，“我们使用CadenceXcelium并行仿真平台，在串行模式DFT仿真中得到8倍的速度提升，所以数字和混合信号SoC验证团队选择Xcelium作为标准的仿真解决方案。”

■ Xcelium仿真平台具备哪些优势呢？

多核仿真，优化运行时间，加快项目进度。第三代Xcelium仿真平台源于收购Rocketick公司带来的技术，是业内唯一正式发布的基于产品流片的并行仿真平台。利用Xcelium可显著缩短执行时间，在寄存器传输级（RTL）仿真可平均提速3倍，门级仿真可提高5倍，DFT仿真可提高 10倍，节约项目时间达数周至数月。

应用广泛：Xcelium仿真平台支持多种最新设计风格和IEEE标准，使工程师无需重新编码即可提升性能。

使用方便：Xcelium仿真平台的编译流程将设计与验证测试环境代码分配至最优引擎，并自动选取最优CPU内核数目，提高执行速度。

采用多项专利技术提高生产力（申请中）：优化整个SoC验证时间的新技术包括：为达到快速验证收敛的SystemVerilog Testbench覆盖率和多核并行编译。

“在设计开发高质量新产品时，验证通常是最耗费成本和时间的环节，”Cadence公司高级副总裁兼数字签核事业部和系统验证事业部总经理AnirudhDevgan博士表示。“Xcelium仿真平台、JasperGold?Apps、Palladium? Z1企业级仿真平台和Protium？ S1 FPGA原型验证平台共同构成了市场上最强大的验证产品套件，帮助工程师加快设计创新的步伐。”

全新Xcelium仿真平台是Cadence验证套件家族的新成员，继承Cadence的创新传统，并全面符合Cadence系统设计实现（SDE）战略，该战略的宗旨是帮助系统和开云棋牌官网在线客服设计公司有效的开发更完整、更具竞争力的终端产品。该验证套件（Cadence Verification Suite）包含最先进的核心引擎技术，采用多种验证架构技术及解决方案，帮助客户优化设计质量，提高生产力，满足不同应用和垂直领域的验证需求。

Cadence同时发布Protium S1 FPGA原型验证平台——Cadence验证产品家族的新成员，原型验证时间缩短最高达50％。

■ 关于Cadence，知乎上有这些讨论

1、初学Cadence IC的小白应该在哪些论坛或者社交平台提问？

知乎网友薛矽推荐：

官方的：Forums － － Cadence Technology Forums

国外论坛：The Designer＇s Guide Community Forum、Forumfor Electronics

国内论坛：中国电子顶级开发网论坛、国内顶级电子论坛，最活跃的电子工程师交流社区

书本的话早一点的有何乐年的《模拟集成电路设计与仿真》

新出的如：《CMOS模拟集成电路设计与仿真实例――基于Cadence ADE》

2、synopsys，mentorgraphic和cadence这三家公司对比？各方面有什么差别？

知乎网友Forever snow回答：

● 公司基本情况

● 公司业务

EDA公司业务相似，可以分为以下几块 ：1 、Total solution。 包括模拟，数字前端、后端、dft、signoff一整套工具。 2 、AdvancedIP／Library。例如DDR、PCIe、Flash等。 3 、Customersupport and training。

● 按照EDA工具来进行对比

＊模拟仿真与版图：CadenceVirtuoso平台目前使用最为广泛。

＊数字前端： RTL仿真－－ Synopsys的VCS。Mentor的Modelsim。 综合SynopsysDesign complier占主导地位。Cadence也有相应产品Genus。

＊数字后端： Synopsys的ICC／ICC2与Cadence的EDI／Innovus业内使用最多。其中上一代工具ICC要比EDI有更多的客户群，而新一代的Innovus有赶超ICC2的趋势。Mentor的Olympus，使用客户很少。

＊DFT：BSCAN－－Mentor的BSDArchit，Sysnopsy的BSD CompilerMBIST－－Mentor的MBISTArchitect 和Tessent mbist ATPG－－Mentor的TestKompress 和Synopsys TetraMAX Scan chain－－Synopsys 的DFTcompiler

＊Signoff：Timing－－Synopsys PT占主导地位。Cadence tempus也有一部分客户在用。 Physical－－ MentorCalibre占主导地位。Synopsys的ICV，Cadence的PVS也有占小部分份额。

小结：Cadence的优势在于模拟设计和数字后端。 Synopsys的优势在于数字前端、数字后端和PT signoff。 Mentor的优势是Calibre signoff和DFT。

国内员工福利 Cadence国内主要在上海，北京。薪资属于业界中上，有5％的补充公积金。年假15天，病假12天。每年有两次左右的teambuilding，还有机会去美国总部培训。（每年还有5天志愿者假，可以去参加公司或者社会上的志愿者活动。） Synopsys应届生工资比Cadence稍高，有5％的补充公积金。应届毕业生年假18天，应该是国内IC界年假最多的！ Mentor国内人数较少。

■ 全球三大EDA软件巨头眼里的芯片设计挑战

Cadence认为：软件对开云棋牌官网在线客服公司来说是个新挑战，因为他们传统只设计硬件，现在还要设计软件。为此，Cadence把新的EDA转型称作EDA360。EDA360希望帮助开云棋牌官网在线客服公司解决三个层次的问题：1，系统实现，包括早期的软件开发，系统级的验证和纠错；2， SoC（系统芯片）实现，帮助客户去解决SoC中像reware的问题等底层软件的开发，以及与器件相关的软件开发；3， 芯片实现层次，主要解决传统问题，包括低功耗等。

尽管Cadence拥有从IC设计到PCB（印制电路板）、系统设计一整套平台，但还需要整个产业的合作，诸如IP供应商、IP（知识产权）和设计服务公司、代工厂、与硬件相关的软件，这其中还包括了Cadence的EDA同行们。

Mentor认为，当芯片设计规模越来越大、未来有望达到400亿晶体管时，为了克服大规模IC的设计挑战，有四方面的重要技术。

第一，硬件仿真技术（emulation）。是使用硬件的解决方案来提高IC设计、验证的效率。这从逻辑学上看是非常有趣的一件事——用硬件来设计硬件，就像机器人自己在设计一个人一样。我们大幅度地使用硬件来提高整个验证的效能。

第二，系统设计。现在CPU核大量被使用在现在的SoC设计当中，像ARM核、MIPS核等等，通过软硬件协同仿真技术，可以大幅提高系统设计的效率。首先对于这些CPU的指令集进行建模，之后我们就不需要让CPU在进行系统级仿真时使用比较耗时的RTL仿真，我们可以对一些常用的商用处理器进行CPU的指令集建模。这样就可以大幅地提高设计效率：首先，我们提高了整个系统级验证仿真的效能，其次，可以提早让软件进行开发，因为这等于我们可以直接在EDA平台上先把产品原型实现。这样软件可以提早在这个平台上进行开发。而且EDA平台可以提高侦错能力，这是传统硬件原型无法达到的。因为软硬件协同的功能可以让系统时钟停下来，这时当软件有Bug时很容易去纠错，也能轻易知道到底是哪个CPU、哪条指令导致硬件和软件的问题。

第三，物理设计与验证。Mentor的Calibre平台已经向自动布局布线流程和物理验证流程整合，这样可以大幅提高后面物理验证的速度。

第四，ESA（嵌入式软件自动化）的机遇。从EDA设计及之后的流片／制造来看，事实上尽管晶体管数量越做越大，但芯片的制造和研发成本却没有大幅提高，反而是软件开发的成本在上升，例如iPhone手机上有越来越多的应用程序。如何加快软件开发的速度，以及如何能够减少软件的开发成本？Mentor的ESA愿景是解决这方面的问题。

Synopsys指出，从国际上来看，设计挑战是：设计成本越来越高，而且最大的成本支出来自软件和认证，需要EDA供应商和代工厂一起来解决。二是从芯片设计到仿真、验证再到流片，软件和验证的时间占了流程大一大半，需要着力提升效率。三是低功耗设计。中国大陆IC设计业面临着三个挑战：需要好的IP，上市时间更快，成本更低。

有人担心IP用多了，fabless公司可能会沦为组装公司。IP年营业额2．5亿美元的Synopsys认为，实际上，整个系统怎么去验证等也很重要，只有该项目的设计人员才知道这个芯片到底要实现什么样的功能，才可做好验证；另外，软硬件协同验证等方面也很复杂，因为现在整个系统在一块芯片（SoC）上了。再有，这五年将发生一个变化：最近Conexant（科胜讯公司）推出的一款芯片有一百万行软件代码，但fabless设计该芯片大概没有一百万行的RTL（寄存器传送级）代码，所以芯片的软件比硬件更复杂。但这些芯片里的软件不是外面的应用软件公司所做，而是芯片厂商自己做的。

■ 写在后面

EDA是IC 设计必需的、也是最重要的武器。随着IC设计复杂度的提升，新工艺的发展，EDA行业有非常大的发展空间。EDA行业需求的人才主要是工具软件开发人才，工艺及器件背景的工程师、熟悉IC设计流程的工程师、数学专业人才、应用及技术支持人和销售类人才，就业面相对窄，但稳定性非常高。你对EDA行业了解多少呢？欢迎在评论区留言。