0 引言

随着科技的进步，军工、深海探测等领域需要更高精度的时间基准为其提供有力的保障，而利用相干布局囚禁(CPT)技术研制的原子钟不仅能满足精度要求，且正在向微型化、低功耗方向发展。CPT铷原子钟是其中应用最普遍的一种^[1]。对于铷原子钟的制造和应用，具有一个高稳定度、低噪声的信号源是至关重要的，且要求信号源的频率等于铷原子基态超精细分裂频率的一倍或者一半^[2]，从而能够有效地调制系统后端的激光器。此外，由于工作环境温度的变化、器件的老化以及外界干扰等因素影响，信号源的频率会出现漂移现象，因而要求该电路具有适当的频率调节能力，以补偿由于各种因素引起的频漂。

本文针对铷85原子钟设计了一个工作频率为铷85原子基态超精细分裂频率一半的3.035 GHz的压控振荡器(VCO)。该VCO首先利用具有快速起振优点的负阻分析法进行整体设计，再结合虚拟地技术将电路演变成增益电路和谐振电路串联的形式，根据奈奎斯特判据确定电路的振荡频率和起振条件，对电路的开环增益和相位响应等参数进行观察，实现对电路参数的优化，并能有效地对电路的工作机制进行洞察。

1 设计结构与方法

1.1 电路结构

设计的压控振荡器采用Clapper结构变形实现，主要由谐振电路、增益电路、压控偏置电路和输出隔离电路四部分组成。其中，电路的工作频率主要由谐振电路决定，该电路主要由高品质因数的同轴谐振器和具有良好线性度的变容二极管组成；增益电路给振荡器电路提供合适的增益用于起振和维持后续的稳定振荡，增益太小则电路无法起振，太大则电路工作在高增益压缩区；压控偏置电路用于控制电路中变容二极管的反向偏置电压，从而实现对电路振荡频率的调节；输出隔离电路主要由电阻构成，用于测试时隔离VCO和测试仪器以及工作时隔离VCO和后面连接的电路，可以降低由于阻抗失配引起的负面影响和负载牵引现象，其衰减值可以根据实际功率需求进行设计。图1为所设计VCO的原理图。

1.2 分析方法

利用负阻分析法^[3]设计振荡器，要求电路的总阻抗Z_T=R_T+jX_T=0，可以将其分解为总阻抗实部R_T=R_S+R_L=0和总阻抗虚部X_T=X_S+X_T=0，其中R_S、X_S、R_L、X_L分别为源阻抗和负载阻抗的实部和虚部。对于无源负载，其阻抗的实部一定是正的，若电路的总阻抗实部为0，则意味着有源器件应存在适当的负阻。该条件主要决定了电路是否可以起振，且在振荡器起振时，要求电路的总电阻小于0，此时振荡器中将有对应频率下持续增长的电流流过，而随着电流的增大，总电阻的绝对值会逐渐减小，直到电流达到稳态值，此时电路的总电阻为0。总阻抗虚部为0的条件则主要决定着电路的振荡频率。根据负阻分析法，电路的总电阻在稳定振荡之后为0，意味着此时的品质因数为无穷大，这显然是不可能的，此时利用电路的品质因数来评估电路的相位噪声也是没有意义的，因此需要通过Leeson公式对相位噪声进行评估^[4]。

另外，利用负阻分析法对电路的增益也不能直观地观察，而利用虚拟地技术，将电路的结构根据选择的虚拟地重新连接，可以将图1中的电路转换为增益电路和谐振电路串联形成的双端口电路，此时通过S参数可以观察电路开环增益的幅值和相位响应，同时也可以根据零相位穿越点得到电路的谐振频率，根据群延时粗略估计电路的有载品质因数。

2 电路的仿真与实现

利用相同的电路结构和分析法，即图1中去除同轴谐振器COAX，设计的只是由普通LC谐振电路构成的VCO，受制于其谐振电路低品质因素的特点，在1 kHz频率偏移处的相位噪声达到极限值-60 dBc/Hz。因此，本文采用高品质因素的同轴谐振器设计电路，克服了普通LC电路的缺点，增加整体电路的Q值，从而达到优化VCO的相位噪声的目的。

如图1所示，将高品质因数的同轴谐振器构成的谐振电路(COAX，L2，C4)加载到晶体管的基极。在3.035 GHz的工作频率时，该晶体管具有高的增益、合适的截止频率和低的噪声系数。变容二极管选取的是超突变结型的器件，其具有良好的线性调节特性以及低的等效串联电阻，在仿真时利用等效串联RLC电路(C8，L3，R7)代替该变容二极管，并将其通过一个适当的电容C2耦合到电路中，与同轴谐振器电路、晶体管、电容(C5、C6)一起构成了Clapp式振荡电路。R1和R8为晶体管提供基极分压式偏置电路，并在发射极放置一个提供负反馈的电阻R9，用于稳定晶体管的静态工作点。振荡信号由电容耦合输出，输出端口的衰减器用于实现隔离。

2.1 负阻分析法起振设计

首先基于负阻分析法，调节优化图1中的C5、C6和R9的器件参数值，使得当从晶体管基极看入时，电路具有适当的负阻和较大的端口反射系数。端口反射系数的仿真结果如图2所示，可看出其在3.035 GHz的工作频率处达到最大值，为8.304 dB，说明电路存在足够的负阻，电路可以起振。

对电路进行瞬态仿真，可以得到其时域与频域的振荡信号波形，如图3所示。可以看出，电路很快实现了稳定的等幅振荡，输出信号的基波频率为3.035 GHz，功率为-8.251 dBm，功率较小是因为信号经过了输出端口的7 dB衰减器。

2.2 虚拟地分析优化性能

经过负阻分析法设计，电路实现了起振并最终达到稳定振荡，不过该分析方法缺乏对电路工作机制的有效洞察，需要结合虚拟地分析法对电路的增益以及品质因数等参数进行评估，并根据仿真结果对器件的参数进行优化，从而实现低相位噪声VCO的设计。

虚拟地技术是为了方便分析电路，在不改变原电路信号传递特性的同时，选择一个新的接地参考点。一般选择晶体管的发射极作为新的参考点，因为发射极既在控制电路中，又在被控制电路中，这么做可以将电路的增益模块与调谐电路分离。之后为电路选择一个断开点作为分析端口，用于分析振荡电路的特性，断开点选在晶体管的基极^[5]，最后得到的电路原理图如图4所示。

为了实现最大的功率传输，两个端口的阻抗值设置为共轭状态。首先对电路进行S参数仿真，然后根据式(1)^[6]计算电路的开环增益。

仿真结果如图5所示。在极坐标中绘制开环增益的曲线，可以看出随着频率的增大，曲线沿着点(1，0)顺时针旋转了一周，满足电路起振的奈奎斯特稳定性判据^[6]，电路可以起振。另外在直角坐标系中绘制出增益的幅值相应曲线（实线）和相位响应曲线（虚线），可以看到在3.035 GHz附近有两个零相位穿越点，但是右边的穿越点处其增益小于0 dB，此时电路无法起振。在3.037 GHz处，不仅相位是负斜率穿越零点，且在该点处有8.542 dB的增益，可以满足电路起振。零相位穿越点的频率与3.035 GHz的工作频率有些许差别，主要是该方法与瞬态分析稍有不同，但不影响电路功能的正确分析和参数的优化。从相位响应可以看出，在左边零相位穿越点处其斜率较大，意味着电路有较高的有载品质因数。根据式(2)可以得到在该穿越点处的有载品质因数约为139。

2.3 谐波平衡分析

对VCO电路进行谐波平衡仿真观察相位噪声，仿真结果如图6所示。可知，在300 Hz和1 kHz频偏处的相位噪声分别为-71.87 dBc/Hz和-85.123 dBc/Hz，可以很好地满足铷原子钟对低相位噪声的要求。

2.4 测试结果

根据仿真的电路图以及确定的器件进行电路实物图的设计。为了使得电路的实际测试结果更加符合仿真结果，所用的器件的精度均在1%的容差范围内。同时根据更小的尺寸要求，电路中所用的电容、电阻、电感均是0402分装的贴片式器件，并且器件在电路板中分布相对紧凑，根据实际的实物图测量可以得知，该振荡器的实际有效部分尺寸大约为10 mm×9 mm，远远小于1元人民币硬币的尺寸，同时厚度不到5 mm，对于原子钟的小型化有很大的帮助。因为所设计的振荡器处于高频段，对于PCB基质板的选择，虽然FR4基质板的成本较低，但由于其阻抗等参数的离散性较大，宽频率范围内的一致性、平坦性也较差，因而不能满足应用需求。最终选择的PCB基质板为Rogers的高频板，其介质成分、物理尺寸的一致性非常好，而且稳定，有利于降低相位噪声。

利用频谱分析仪对其性能进行测试，在实际测试中，由于所设计的频率属高频范围，对于外界环境、焊接水平等因素比较敏感，实际的测试结果和仿真结果很难一致，因此通过微调关键器件的参数值，最终获得符合设计要求的结果。

根据测试可知，该振荡器的基波信号频率为3.035 GHz，输出信号的功率经过7 dB衰减器后为-8.13 dBm，则可知输出功率值为-1.13 dBm，符合文献[7]中针对3.035 GHz微波信号源提出的功率指标，即-5~-2 dBm。相位噪声的测试结果如图7所示，可以得到所设计VCO的相位噪声为-60.49 dBc/Hz@300 Hz、-73.08 dBc/Hz@1 kHz和-97.48 dBc/Hz@10 kHz，优于文献[7]中针对铷原子钟系统中压控振荡器相位噪声提出的指标，即-90 dBc/Hz@10 kHz。此外，根据图8可知，该压控振荡器在0~2 V的电压范围内，压控灵敏度大约为12 MHz/V，通过调节变容二极管两端的电压，可以弥补频率的漂移，使得该压控振荡器始终能够在3.035 GHz频点振荡工作。

3 结论

本文根据铷85原子钟的相关应用要求，设计了一个在3.035 GHz频点工作的低相位噪声的压控振荡器，同时具有小尺寸、低功率输出的优点。设计过程中，结合负阻分析法和虚拟地分析法，根据设计指标合理选择器件，高品质因数的同轴谐振器、低噪声系数的晶体管和高线性调节能力的变容二极管给振荡器的良好性能提供了保障。为了精确仿真，在ADS软件中对重要器件在工作频率下建模，利用瞬态仿真、开环增益仿真和谐波平衡仿真等对电路起振条件和功率、相位噪声等关键参数进行优化和验证。测试结果表明，振荡器性能良好，符合铷原子钟的应用要求。

参考文献

[1] KNAPPE S，SCHWINDT P D D，SHAH V，et al.A chip-scale atomic clock based on 87Rb with improved frequency stability[J].Optics Express，2005，13(4)：1249-1253.

[2] BRANNON A，BREITBARTH J，POPOVIC Z.A low-power，low phase noise local oscillator for chip-scale atomic clocks[C].Microwave Symposium Digest，2005 IEEE MTT-S International，2005.

[3] KUROKAWA K.Some basic characteristics of broadband negative resistance oscillator circuits[J].Bell Labs Technical Journal，1969，48(6)：1937-1955.

[4] LEESON D B.A simple model of feedback oscillator noise spectrum[J].Proceedings of the IEEE，1966，54(2)：329-330.

[5] BRANNON A，JANKOVIC M，BREITBARTH J，et al.A Local oscillator for chip-scale atomic clocks at NIST[C].International Frequency Control Symposium and Exposition，2006：443-447.

[6] RANDALL M，HOCK T.General oscillator characterization using linear open-loop S-parameters[J].Microwave Theory & Techniques IEEE Transactions on，2001，49(6)：1094-1100.

[7] 邓科.微型化相干布居囚禁原子钟的实验研究[D].北京：北京大学，2011.