0 引言

随着电子技术的飞速发展，集成电路越来越朝着高频、高速、高集成度、多功能、低功耗方向发展。为了满足提高集成度、低功耗的要求，现代集成电路的工作电压越来越低，主流的LSI技术已经将电源电压降低到2 V以下。对于集成电路中的许多模块，例如EEPROM、Flash存储器、电源管理模块、音视频编解码、图像传感电路，都需要比电源电压很高的供电电压。为了产生很高的片内电压为EEPROM或者Flash存储器进行编程，开关电容技术得到了广泛的应用。

传统的开关电容电路功耗大，为解决此类问题，现代电路中常采用电荷泵结构。电荷泵电路是一种应用电容电荷积累效应来产生低于电源电压或者高于电源电压的电路。大多数电荷泵电路都是基于Dickson电荷泵，经典Dickson电荷泵电路中采用二极管作为开关器件^[1]。目前主流电荷泵电路中都采用栅漏短接的MOS管代替二极管作为开关器件。然而，前级的高输出电压和体效应的影响会造成阈值电压的增加，当级数增加时会严重降低电荷泵的效率，此外MOS管的反向电荷分享现象限制了电荷泵电路性能的提高^[2，3]。针对这些问题，本文在对Dickson电路分析的基础上，设计了一种新型的电荷泵电路，该电路能实现很高的稳定输出电压。

1 电荷泵原理

N阶Dickson电路原理图如图1所示(CP1)。图1中，CLK和是两相非重叠时钟，为了获得最大的输出电压，时钟幅度一般与电源电压相同。C₁～C_n+1是等值的耦合电容，每个耦合电容的的下端依次与CLK和连接，上端与栅漏短接的NMOS管连接。栅漏短接的NMOS管作为Dickson电荷泵中的二极管，所有NMOS管的衬底都接地。当CLK为0时，M0导通，电源V_DD对电容C₁充电，当电容两端压降为V_DD-V_th时停止充电，V_th为NMOS的阈值电压。当CLK为1时，C₁的上极板电压突变为2V_DD-V_th，此时为0，M1导通，电荷流过M1对C₂充电，当电容两端压降为2V_DD-2V_th时停止充电。这样，电荷就从左边传递到了右边，当每一级的时钟信号为高电平时，前级信号为低电平，由于二极管的单向导通性，前级二极管截止，电荷无法从右边传到左边。这样电荷就源源不断地从电源传输到输出端，每经过一级电压升高，从而在输出端得到所需的高压^[4]。

图1中，每一个时钟周期第n+1节点和第n个节点之间的电势差为电荷泵的增益，由下式给出：

其中C_S是衬底的耦合电容，V_φ是时钟的幅度，一般为电源电压。因此当第N个二极管导通瞬间，输出电压为：

式(2)给出了理想情况下的输出电压。然而，电荷泵的输出负载会产生一定的负载电流，因此需要对式(2)作一定的修正。假设V_L为由于负载在每一级引起的压降，由下式给出：

其中I_out为输出负载电流，f为时钟频率。考虑负载引起的电压降，式(2)修正为：

电路中用栅漏短接的NMOS管当做二极管，NMOS管的衬底接地，源端电压随级数增大而增大，因此NMOS管的阈值电压也随级数的增大而增大，将V_th改写为V_th0+ΔV_t，其中V_th0为NMOS管的本征开启电压。考虑衬底电容、负载电流、体效应的影响，电荷泵的单级增益由下式给出：

电荷泵电路中，只有当单级增益大于零，才可以通过增加电荷泵的级数来增加输出电压，但是由式(5)可以看出，随着电荷泵级数增大，由于体效应的影响，NMOS管的阈值电压越来越大，当某一级的阈值电压足够大使得ΔV=0时，输出电压达到最大值，不会随着电荷泵级数增大而增大。

为了消除或者缓解阈值电压的损失，文献[5]提出了一种改进型电荷泵结构，电路结构如图2所示，该电路的优点在于改变了开关管的衬底连接方式。利用某一级的输入电压和输出电压的电压变化，衬底和开关管的源端和漏端的较高电压端连接（实际的漏端），消除了体效应带来的阈值电压增大的问题，实现了较高的电压增益，有效抑制了衬底漏电流，但是也在一定程度上减小了电导，且启动时间较长^[5]。

2 改进型电荷泵

为了产生足够高的电压，基本Dickson电荷泵级数也随之增加，但是用作二极管的MOS管的体效应也越来越严重，因此电荷泵的增益也越来越低。如果EEPROM或者Flash存储器需要很高的编程电压(15 V或以上)，而电源电压为3.3 V或者更低，Dickson电荷泵的输出电压就很难满足要求。因此提出了一种改进型电荷泵电路结构（CP3），其中单级结构如图3所示。

图3的单级结构由四个高压PMOS管，两个交叉耦合的高压NMOS管和三个电容组成。C₁和C₂是等值的耦合电容，CLK和是两相不重叠时钟，为了获得最大的输出电压，时钟的幅度一般与电源电压相同。上一级的输出电压从M1和M2管的漏极输入，第一级输入接电源电压。当CLK为1时，M1管的栅极为高电平，M1管导通，PMOS管M3和M5截止，电荷流过M1管并对C₂充电。M2管处于截止状态，当C₂两端的电压较小时，M4和M6导通，电荷流过M4和M6并对电容C₃充电，电容C₃的端电压提供M3-M6衬底的偏置电压。输出电压为M4的漏端电压。当CLK为0时，为1，M1、M4和M6截止，M2、M3和M5导通，电荷流过M2管并对电容C₁进行充电。M1管处于截止状态，当C₁两端电压较小时，M3和M6导通，电荷流过M3和M5并对电容C₃充电。至此完成了三个电容的预充电过程。

当电容C₁、C₂和C₃上存储有一定电荷并带有电势差后，CLK再为1，M1的栅极电压为V_DD+V_C1，此电压使电荷流过M4和M6并对偏置电容C₃进行充电，使C₃的端电压随之升高，输出电压也随之升高。当CLK再为0，为1，M2管导通并对电容C₁充电，补充前半个时钟周期对C₃充电损失的电荷。以第一级为例，输出电压近似为两个电源电压之和。

现讨论此电荷泵与基本Dickson相比的优点，主要考虑阈值电压的影响，忽略衬底电容、负载电流的影响。对于Dickson电荷泵，假设第n-1级的输出电压为V_n-1，当CLK为0时，传递到第n级（假设n为奇数）的耦合电容上的电压为V_n-1-V_th，电压增益为V_DD-V_th，且随着前级电压的增大，二极管连接的NMOS管的阈值电压不断增大，每一级的电压损失也越来越大，电压增益随之降低。以第n级为例，对于改进型电荷泵CP3，采用NMOS作为传输管，在预充电过程完成后，CLK为1、为0时，M1的栅极电压近似为V_DD+V_n-1，漏端电压为V_n-1，源端电压不大于漏端电压，故V_GS1=V_DD。当满足V_GS1=V_DD>V_th1，M1管恒导通(V_GD1>V_GS1>V_th1，M1工作在线性区)，流过M1的电流对电容C₂充电，随着C₂上的压降不断增大，流过M1的电流不断减小，最终电流为零，根据平方率公式，也即M1的V_DS=0。所以最终电容C₂上的压降为V_n-1，也即单级增益为V_DD。

对比Dickson电荷泵和本文设计的新型电荷泵，可知新型电荷泵CP3的单级增益基本恒定且远大于Dickson电荷泵的单级增益，即基本消除了阈值电压的影响。

3 仿真结果

本文使用华虹NEC的0.35 μm CMOS工艺模型，在Cadence平台上利用Spectre工具对所设计的电路进行仿真，其中MOS管采用高压管模型。仿真环境设置如下：仿真温度27 ℃，电源电压3.3 V，时钟频率20 MHz，耦合电容1 pF，偏置电容100 fF，负载电容10 pF。图4给出了不同电源电压下CP1-CP3的输出电压曲线。图5给出了不同级数的CP1-CP3的输出电压曲线。图6给出了在相同仿真环境情况下(电源电压为3.3 V)，5级电荷泵CP1-CP3输出电压的比较。

图4显示，在相同仿真环境下，电荷泵CP1-CP3的输出电压都随着电源电压的增大而增大，对于某一给定的电源电压，本文设计的新型电荷泵CP3的输出电压最高。

图5显示，在相同仿真环境下，电荷泵CP1-CP3的输出电压随着电荷泵级数的变化而变化。对于基本电荷泵CP1，输出电压变化很小，对于CP2，在3-6阶内，输出电压随着级数增大而增大，因此可以通过增大CP2的级数获得较大的输出电压。对于本文设计的新型电荷泵CP3，在级数达到4级时输出电压达到最大值，实现了在较低级数下获得较大输出电压的功能。

图6所示为在相同仿真环境情况下(电源电压为3.3 V)，五级CP1、CP2电荷泵和本文设计的5阶新型电荷泵输出电压仿真结果的比较。由仿真结果可以看出，在相同级数条件下，基本Dickson电荷泵CP1虽然启动时间较短，但是由于受到体效应的影响，输出电压只能达到6 V，电荷泵CP2虽然在基本电荷泵CP1基础上输出电压提升了一倍，但是11 V的输出电压还是低于Flash或EEPROM的编程电压。而本文设计的新型电荷泵CP3就很好地克服了这个缺点，轻松实现了15 V左右的高压，可以对Flash或EEPROM进行读写。

4 结论

本文在对基本Dickson电荷泵进行分析基础上，针对随着电荷泵级数增加，体效应的影响越来越严重的问题，设计了一种新型的电荷泵结构。该结构采用交叉耦合的NMOS开关管传输电荷，基本消除了体效应的影响，提高了电压增益，可以在相同级数条件下，输出比基本Dickson电荷泵高得多的电压，从而为EEPROM提供稳定的擦、读、写电压。

参考文献

[1] Jongshin Shin，In-Young，June Park.A new charge pump without degradation in threshold voltage due to body effect[J].IEEE J Solid-state Circuits，2000，35(8)：1227-1230.

[2] Wu Jieh-Tsorng，Chang Kuen-Long.Mos charge pumps for low voltage operation[J].IEEE J Solid-State Circuits，1998，33(4)：592-597.

[3] DICKSON J F.On-chip high voltage generation in NMOS integrated circuits using an improved voltage multiplier technique[J].IEEE J Solid-State Circuits， 1976，11(6)：374-378.

[4] 刘楷，潘立阳，朱钧，等.一个精确时钟驱动的Dickson倍压电荷泵电路[J].微电子学，2002，32(4)：302-304，307.

[5] 杨盛光，何书专，高明伦，等.一种低电压、高增益电荷泵[J].电子与信息学报，2007，29(8)：2001-2005.