0 引言

　　随着社会经济和科学技术的发展，矿山开采技术越来越成熟，但地质的微震活动会引发很多灾难[1]。目前，人们通过对微震数据的分析能够预测微震发生的时间和位置，对矿山井下很多由于冲击压力危害带来的灾难问题得到一定程度的预防和治理，但在利用微震监测技术以及相关设备的性能方面还存在很多的缺陷[2]。针对这一情况，设计了一种基于FPGA的煤矿井下微震信息采集和传输系统。

1 微震信息采集系统总体设计

　　微震信号采集系统硬件框图如图1所示，主要由电源电路、前端调理电路、A/D转换电路、FPGA及ARM系统及其接口电路、TF卡存储电路、以太网控制器这几大部分组成。考虑到微震波特点，其采集的信号频率范围在20 Hz～500 Hz之间[3]，系统采用12路信息采集，选择特殊的地震传感器采集微震信号；采集的微震信号经过调理电路进行初步放大和模拟滤波处理，送往A/D转换器；转换后的数字信号送往FPGA，在FPGA中设计有高速缓存电路和数字滤波器，对信号进行缓存和数字滤波处理，处理后的数据经ARM通过以太网送往上位机。当与上位机连接中断时，信息可临时存储在TF卡中[4]。

2 硬件设计

　　2.1 前端调理电路

　　由于采集的微震信号中包含大量的干扰信号，因此信号经过放大后还需要进行初步滤波[4-5]。图2为前端调理电路，设计了一个正反馈双T形50 Hz窄带陷波器[6]，滤波后的信号送入OPA4350运算放大器，最后进入A/D转换电路。

　　2.2 A/D转换电路

　　当差分信号输入到ADS1251中，首先进入4阶∑-▽调制器进行调制，该调制器的调制时钟来自系统时钟分频。调制好的信号进入ADS1251的内部数字滤波器，滤波器对信号进行加权、计算得出平均值。最后数据通过ADS1251的串行接口输出，方便与后端处理器连接[7]。ADS1251的电路接口如图3所示，由于ADS1251引脚电平为+5 V，与其连接的FPGA的引脚电平为+3.3 V，在两个芯片之间需要增加电平转移芯片，完成两个芯片不同电平的匹配。ADS1251的CLK引脚和SCLK引脚使用74HCT244作为缓冲器，信号输出引脚则使用74LCX244作为缓冲器。

　　ADS1251是24位的低功耗模数转换器，输出的最高位是符号位，其余23位为有效位。当外部采样时钟频率为8 MHz时，采样率fs=fclk/384=20.833 kHz，其中384个时钟为一个周期。ADS1251工作模式有两种，当DOUT/DRDY引脚输出高电平时为同步模式，反之为掉电模式。为了保证12路采集信号实时同步到达服务器，本系统的ADS1251采用同步模式，并且每60 s向12路ADS1251发送一次同步信号。

　　ADS1251的数据转换和同步由DOUT/DRDY引脚控制。当DOUT/DRDY输出高电平时，表示ADS1251处于转换状态，当电平由高转低时，转换结束，数据被存入输出寄存器中。然后DOUT/DRDY会连续输出6个低电平和6个高电平，表示数据准备就绪，进入输出状态。数据从高位到低位经过24个SCLK周期后全部从寄存器中移出，DOUT/DRDY恢复低电平，等待下次转换到来。因此，在新的转换过程开始前，必须将所有数据位读完，图4（a）为ADS1251时序图。

　　数据转换的384个时钟周期中，前36个为DRDY状态，后348个时钟为DATA状态，这样就可以保证24位数据读取完毕后才进入下次转换。如果SCLK不到24个时钟周期，DOUT/DRDY引脚将保持未读出的当前数据直到下一个转换周期。如果超过24个周期，则DOUT/DRDY引脚为低电平。

　　综上分析可知，FPGA对ADS的转换控制中，保持与DOUT/DRDY信号同步非常重要，如果在最低数据位LSB还没读出前，DOUT/DRDY引脚就进入DRDY状态，会导致LSB读取失败。

　　根据上述流程，通过Verilog编程，在QUARTUSII的嵌入式逻辑分析仪SIGNALTAPII上进行了仿真，仿真结果如图4（b）所示。由仿真结果可以看出，在数据读取状态，12路通道能够同时读取信息。

　2.3 FPGA中数据缓存及传输实现与仿真

　　乒乓操作是一种数据流的处理技巧，在处理大数据量的缓存和传输时，避免使用单个FIFO，读写操作不能同时进行，效率低下，因此常采用两个FIFO的乒乓缓存机制来实现数据的无缝传输[8]。乒乓缓存的原理为：当系统对两个缓存模块的其中一个进行写数据时，另一个缓存模块则读数据，当两个模块分别读空和写满时，两者通过节拍配合，互换读写操作。使用这种方法，写入和读出数据操作可以没有任何停顿，因此可以完成数据的无缝缓存和传输[9]。

　　乒乓操作流程为：将采集到的数据首先写入FIFO A，这时是没有输出的；当FIFO A写满后，输入控制模块会自动切换到FIFO B，将数据写入FIFO B中，同时输出控制模块对FIFO A进行读操作；当FIFO B写满时，输入控制模块会再次切换到FIFO A，进行写操作，同时输出切换到FIFO B。

　　基于乒乓缓存机制的优点，考虑采集的数据量很大，本文在FPGA中设计了两个异步FIFO单元，对数据进行缓存和无缝传输。由于缓存单元前端是ADS转换控制单元，对A/D采样需要每分钟进行一次同步，在同步期间，是没有数据写入缓存单元的，但是这并不影响数据的读操作。乒乓缓存单元的整体思想是：不满不读，满了读完，读空暂停。

　　为了保证两个FIFO正常切换，需要设计专门的读、写控制模块，简化复杂的时序命令，并且避免出错。其数据读写状态控制过程如图5所示。

　　由于采用乒乓操作读写数据，对单个缓存的空间要求降低，因此两个缓存模块的存储宽度和深度都选择为32 B。在QUARTUSII上对乒乓操作进行时序仿真，结果如图6所示，FIFO A和FIFO B有“full”和“empty”两种状态，且读写操作总是交替进行的。由于读操作的频率为20 MHz，写操作的频率只有fw=(3.84 M/384)/24=0.417 kHz，可见，数据读出快于写入，在一个FIFO数据被读空后，有较长的暂停时间，方便后面的滤波器对数据进行处理。

2.4 数字滤波器的设计与仿真

　　本文在FPGA中设计了一个32阶的抽样频率为200 kHz、截止频率为1 kHz的FIR低通滤波器[10]。在MATLAB中对滤波器进行仿真，得到的幅频响应如图7（a）所示，滤波器的输入中含有大量噪声，输出信号噪声明显减小，如图7（b）所示。从滤波前后的波形对比可以看出，FPGA中实现的滤波器，能消除大量的高频噪声，但是有一定的时间延迟，需要修正。

3 实验测试与结果分析

　　为了测试系统采集微震信息是否准确有效，通过对传感器不同的布放，进行了模拟现场实验。在12路通道中选择7、8、9、10、12这5个传感器作为实验通道，各通道对应的传感器分布位置如图8（a）所示。除12路传感器外，其余4个传感器分布点组成了一个正方形，12路传感器位置在该正方形的中心点，传感器的放置深度均为地下2 m。同时，设置前端调理电路的增益值为64。

　　图8（a）中A点坐标处为人工震源点，实验前，记录各路传感器及震源坐标，在确定系统正常后，在A点进行敲击，各传感器将检测到的数据传至上位机。

　　在上位机观察到的采集信息如图8（b）所示，其中距离震源非常近的12路传感器最先采集到微震信息，且强度最高；另外几路传感器也监测到了微震信息，其中7路和9路相对于8路和10路，距震源较近，所以先检测到微震波形，且幅度也较高。

　　震源定位的算法有很多种，在本次实验中，上位机采用的是Geiger定位方法，其主要思想是将第一监测到微震信号的传感器位置坐标作为迭代初值，将多路监测数据依次代入运算，最后得到较准确的震源位置。实验得到震源定位结果如表1所示。

　　由于实验条件和场地限制，传感器都布置在同一平面内，对震源深度定位带来较大误差。要想得到更加精确的定位监测结果，还需要完善上述实验，如扩大监测范围，增加传感器数量及采用立体布点等措施。

4 结语

　　微震波在预测地质运动趋势中有非常重要的作用，通过对微震信号的实时监测和分析，可以判断潜在威胁，有效规避煤矿采集作业过程中由于地质微运动引起的矿难。本文针对微震信号的特点，设计了一套基于FPGA的微震信号采集系统，该系统采用非常灵敏的微震检波器采集微震信号，通过调理电路，对微震信号进行初步滤波和放大处理，然后通过24位∑-▽型模数转换器ADS1251对其进行转换，送入FPGA中进行缓存、滤波处理，最后通过以太网送入上位机。系统不仅速度快、运行稳定，且功耗低、体积小，系统结构简单，可推广到我国的煤炭行业，具有良好的应用前景。

参考文献

　　[1] 刘建坡.深井矿山地压活动与微震时空演化关系研究[D].沈阳：东北大学，2011(3).

　　[2] 李庶林.试论微震监测技术在地下工程中的应用[J].地下空间与工程学报，2009，5(1)：121-128.

　　[3] 郭来功，欧阳名三.一种高精度微震信息采集系统[J].仪表技术与传感器，2013(11)：65-73.

　　[4] 余芳芳，郭来功，李良光.基于STM32F407的微震信息采集系统设计[J].工矿自动化，2014，40(7)：9-12.

　　[5] 袭江涛.基于FPGA的高精度地震勘探数据采集系统[D].成都：成都理工大学，2007(5).

　　[6] 蒋亚超，杨勇，李兴东，等.三种双T网络陷波电路分析与比较[J].电子技术，2011(1)：70-72.

　　[7] 曹利波.ADS1251在微震检测装置中的应用[J].电子制作，2014(6)：10-11.

　　[8] 陈标龙，王保成，周江华.基于FPGA和FIFO技术的多串口系统设计与实现[J].计算机测量与控制，2013，21(10)：2835-2837.

　　[9] 谢廷婷，彭鼎祥，郑积仕.一种多通道动态均衡先进先出缓存机制[J].太赫兹科学与电子信息学报，2013，11(6)：897-901.

　　[10] 韩建，何学兰，魏运峰.基于FPGA的FIR数字滤波器算法的改进及仿真[J].光学仪器，2013，35(5)：56-70.