kaiyun官方注册
您所在的位置: 首页> 嵌入式技术> 业界动态> ARM推新数据连接器 准备迎接新处理器架构

ARM推新数据连接器 准备迎接新处理器架构

2015-10-30

  继先前将CoreLink CCI-500连结器应用在Cortex-A72核心架构设计ARM稍早宣布推出全新CoreLink CCI-550连结器,并且加入多核心多丛集配置功能,预期下一波处理器核心架构可能同样导入多丛集 (Cluster)运作模式,亦即将如同联发科Helio系列处理器所主推“多档”运作模式。

GNB`$}Q%XT%)7P]MO2YRHRE.png

  根据ARM公布消息,新版CoreLink CCI-550连结器加入主动侦测核心运作资料改变时,并且强化资料存取缓冲频宽,将可在处理核心运作资料改变时,强化运算资料同步连结效率。此外,CoreLink CCI-550连结器将增加至连结六组处理器核心设计,架构上也能连结源自Mali GPU运算资料,藉此实现GPGPU平行运算效果,预期下一代“Mimir”Mali GPU便会支援此项设计。

  而因应加入最多可连结六组处理器核心,CoreLink CCI-550连结器也加入支援最多六组记忆体通道 (对应32-48位元定址)、六组ACE主控连接埠等设计,同时提供最大频宽可提升60%、资料运算延迟表现降低20%,此外也能进一步降低处理器运算耗电量,并且透过平行运算方式增加整体效能,对于手机、数位电视等较耗电能产品均可达成省电目的。

  此外,ARM在CoreLink CCI-550连结器端也导入DMC-500动态记忆体控制器,将支援LPDDR3-2133与最高LPDDR4-4267记忆体规格,并且提升27%记忆体频宽,同时降低25%处理器资料运算延迟率,本身也导入ARM TrustZone技术与DFI 4.0 PHY介面工业规范。

  目前CoreLink CCI-550连结器、DMC-500动态记忆体控制器均预计在2016年下半年间问世,预期ARM也准备公布全新处理器核心架构设计。


本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306116;邮箱:aet@chinaaet.com。
Baidu
map