kaiyun官方注册
您所在的位置: 首页> 嵌入式技术> 业界动态> IMEC与Cadence完成首款5纳米测试芯片的成功流片

IMEC与Cadence完成首款5纳米测试芯片的成功流片

2015-10-15

OP$WIOIC]AX~@1(6WW}[1{1.png

比利时微电子研究中心imec与全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS) 今天共同宣布,使用极紫外光(EUV)及193浸式(193i)光刻技术,两家公司携手完成对5纳米测试芯片的第一次成功流片。为生产该测试芯片,imec与Cadence对设计规则、单元库及布局布线进行了全面优化,并使用Cadence? Innovus? 设计实现系统达成对功耗、性能和面积(PPA)的最优化方案。利用处理器设计、EUV光刻及用于193i光刻的自对准四重图案成型技术(Self-Aligned Quadruple Patterning, SAQP),imec和Cadence成功完成一组流片的设计和测试。流片加工过程中,金属间距由公称32nm减至24nm,将间距排列推向新的极致。

  Innovus设计实现系统是下一代物理设计实现解决方案,系统芯片(SoC)开发人员可以在保证最佳功耗、性能和面积(PPA)的前提下缩短上市时间。得益于大规模并行架构带来的突破性优化技术,Innovus设计实现系统可以在功耗、性能和面积(PPA)指标上提升10% 到20%,并实现最高达10倍的全流程提速和容量增益。有关Innovus设计实现系统的详细信息,请参阅www.cadence.com/news/innovus。

  “开发5nm及以下高阶几何排列的过程中,与Cadence的合作发挥了关键作用。”imec制程技术资深副总裁An Steegen表示:“我们共同开发了核心技术,使该测试芯片使用高阶技术节点成功流片成为现实。Cadence的下一代平台使用便捷,为工程团队高效完成高级节点工艺规则的设计奠定了基础。”

  “鉴于双方合作所取得的里程碑式胜利,Cadence与imec将继续致力于推动将金属间距排列技术应用在越来越小的节点上”。Cadence数字与 Signoff事业部资深副总裁Anirudh Devgan博士表示:“imec技术及Cadence的Innovus设计实现系统开创出我们独有的设计流程,为新一代创新型移动与计算机高级节点设计的开发奠定了坚实基础。”


本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306116;邮箱:aet@chinaaet.com。
Baidu
map