文献标识码：A
文章编号： 0258-7998(2014)11-0023-03
摘 要： 本套加速器高频低电平系统（LLRF）是中国ADS注入器II高频系统的原型机，其工作频率为162.5 MHz，以实现超导加速腔的幅度与相位稳定控制和谐振频率调节。该系统主要由射频前端和数字信号处理FPGA两部分组成。射频前端主要实现高频信号的上下变频和电平匹配；数字信号处理FPGA是系统的核心，主要完成射频信号幅值与相位的数字稳定控制，超导腔谐振频率控制，以及1 000 M以太网通信。在实验室环境下，对该系统进行了幅度和相位稳定度测试，相位稳定度峰峰值为±0.3°，有效值为0.09°，幅值相对稳定度峰峰值为±5×10-3，有效值为3.2×10-3，达到了设计要求。
关键词： 低电平系统；FPGA；正交解调；控制算法；闭环控制
0 引言
高频低电平系统（LLRF）是加速器高频系统的一个重要组成部分。C-ADS注入器II超导直线超导腔为半波长谐振（HWR）腔，其工作频率为162.5 MHz；有载Q在超导条件下约为1×106。运行时要求相位稳定度小于±0.7°，腔压幅值稳定度小于±6×10-3，频率失谐角度小于±0.6°。针对超导腔高有载Q值，低带宽（约200 Hz）的特点，本文介绍了一种基于高性能FPGA的全数字高频LLRF原型机的算法实现与测试。
该LLRF系统的FPGA平台，主要实现高频信号的数字鉴相与解幅、数字I/Q解调、数字PI、CIC平滑与滤波、数字幅度调制、数字NCO、幅相稳定控制环路、频率控制环路以及1 000 M以太网通信。由于低温系统未完善，只在常温条件下进行测试。LLRF的12小时测试结果为相位稳定度峰峰值为±0.3°，幅值稳定度峰峰值为±5×10-3，达到设计要求。本文主要介绍该全数字LLRF采用的核心算法。
1 LLRF的整体结构
数字LLRF系统主要由射频前端、时钟系统、信号处理FPGA、网络通信和上位机监控五部分构成，其整体结构如图1所示。射频前端主要完成射频信号的上下变频和电平匹配；时钟系统主要完成时钟与射频信号的锁相与时钟分配；信号处理FPGA主要完成LLRF的核心算法与网络通信终端算法实现；上位机监控完成实现LLRF参数调节和数据采集与监控。
2 数字LLRF核心算法的FPGA实现
2.1 IQ正交解调
在软件无线电中，IQ的数字解调有多种方式，如零中频解调、RLC滤波解调[1-2]、多通道CIC滤波解调等方式[3]，该LLRF系统采用了IQ正交解调。当ADC采样时钟频率和中频IF频率满足式如下关系：
其中，fS为ADC采样时钟频率，fIF为中频信号IF的频率，n为整数；该LLRF采用了n=0时的4倍频采样，则IF中频信号的ADC离散序列为：
如图2所示的Q、I、-Q、-I……的离散序列（其采样值分别为X0，X1，X2，X3），在FPGA中只需很少的存储器单元和时序控制就能完成Q和I信号的正交解调。此外这种方法具有信号直流滤波与抑制作用，其伯特图如图3所示。
2.2 CIC平滑滤波
LLRF系统中时钟抖动、电源噪声、RF谐波等都会影响ADC的信噪比和采样精度[4-5]。FPGA解调出的数字I/Q会出现一些奇异值，将直接影响LLRF 的性能。系统对广泛应用的抽样与插值CIC滤波器进行了改进，采用单级抽样平滑的CIC滤波，用以完成I/Q两路信号的平滑与滤波，其平滑滤波结果如图4所示。
2.3 数字鉴相与解幅
为了获取超导腔的RF信号的实时幅值和相位，以及腔体失谐角度，在LLRF系统中采用了基于FPGA的改进CORDIC算法来实现RF信号的鉴相与解幅。改进CORDIC算法结构如图5所示。为尽量减少CORDIC的无效旋转和结果精度，首先对I/Q信号进行象限的转换，并将其换到π/4内的I/Q值；变换处理后进行21位CORDIC角度旋转，最后对输出的幅值进行旋转补偿和角度的象限对应转换。在系统122.88 MHz时钟信号下，18个时钟周期就能完成一次角度和幅值的更新，其鉴相精度能达到0.005°。
2.4 数字环路算法
数字环路是LLRF的核心算法，主要分为3个数字稳定控制环路即频率控制环路、腔压环路和相位环路。FPGA通过ADC采集超导腔的入射信号、反射信号、腔压取样信号和参考信号，并对这4路信号进行I/Q解调和CIC平滑滤波。然后对入射和反射信号的I/Q分别进行CORDIC鉴相，并对其相位进行求差，以判断腔的失谐情况，再通过PI算法和调谐电机的控制策略，产生超导腔调谐电机所需要的脉冲、方向和电机使能控制信号，完成对超导腔失谐的调节控制。与此同时，对腔压信号的I/Q进行鉴相与解幅，并将幅值信号与设定值进行比较，经幅值PI控制环路，产生数字NCO的幅值调制输入；把腔压信号的相位与参考相位以及设定相位进行比较，经数字相位PI控制环路，产生数字NCO的相位调制输入，最后完成对LLRF输出射频频信号的数字幅值与相位调制，实现超导腔电压的幅值与相位的调节与稳定控制[6]，具体的环路控制如图6所示。
3 系统测试
由于低温系统的限制，LLRF控制系统只在实验室环境下进行了幅度和相位稳定度测试。由于是常温，腔的有载Q值不同，需要对腔的环路控制参数进行修改，才能实现幅值与相位控制环路的闭环测试。测试系统中采用模型铜腔和1 000 W的宽带放大器以及步进电机来模拟高频系统，系统幅值和相位的测试结果如图7所示。
4 结论
在实验室环境下，对LLRF进行了12小时的连续测试，其相位稳定度峰峰值为±0.3°，有效值为0.09°；幅值相对稳定度峰峰值为±5×10-3，有效值为3.2×10-3，闭环噪声的抑制能力大于60 dB，整体满足LLRF的稳定度指标要求。后续将继续对原型机LLRF进行算法优化，尽量减小在FPGA中的算法延时，提高环路稳定性能，以及提高系统的集成度，优化控制模型，以适应超导腔的实际运行环境。
参考文献
[1] Qiu Feng，Gao Jie，Lin Haiying，et al.A new IQ detection method for LLRF[J].Nuclear Instruments and Methods in Physics Research A，2012，675(5)：139-143.
[2] Altera CIC Mega Core Function User Guide V9.1[Z].2012.
[3] KUNDERT K.Predicting the phase noise and jitter of PLL-based frequency synthesizers[Z].Designer′s Guide Consulting，Inc.2006.
[4] GARDNER F M.Phaselock techniques[M].Second Edition.John Wiley & Sons，1979.
[5] MA J，LI M，MARLETT M.A new measurement and analysismethod for a third-order phase looked loop transfer func-tion[C].IEEE International Test Conference，2005：56-65.
[6] Wen Lianghua，He Yuan.R&D of an LLRF control system for a 162.5 MHz radio frequency system[J]，Chinese Physics C，2013，37(8)：087004.