俄勒冈州威尔逊维尔，2015 年 9 月 11 日

摘要：

· 统一功率格式 (UPF) 逐步求精方法可实现电源管理意图的增量规范和早期验证。

· Questa® Power Aware Simulation 解决方案和 Visualizer Debug Environment 可促进逐步求精方法流程的采用。

·ARM已表现出支持在完整 IP至SoC 设计流程中使用逐步求精方法进行验证和实施。

Mentor Graphics公司（纳斯达克代码：MENT）今天宣布支持低功率逐步求精方法，通过采用 Questa Power Aware Simulation 和 Visualizer Debug Environment 的新功能以显著提升采用 ARM® 技术的低功率设计的验证复用和生产率。

UPF 规定“低功耗设计意图”应与设计区分开，且应用于芯片设计的验证和实施阶段。随着复杂的电源管理要求不断增多，强调实施的传统低功耗方法已开始受到动摇。逐步求精方法在设计周期的早期便以更抽象的方式定义低功耗设计意图，并在设计进入实施阶段时对其进行更具体的完善和加强。这样可提升整体验证流程和验证结果在每一步的复用。逐步求精方法注重将 UPF 分为用于 IP/块的约束 UPF、用于验证的配置 UPF 以及实施 UPF。这样可从多个来源开发软 IP 和子系统（及其低功率设计意图），然后快速地一起进行验证以保持功耗验证的一致性。

逐步求精方法由 ARM 高级首席研究工程师兼 IEEE 1801 主席 John Biggs 引入 UPF 规范。Mentor 和 ARM 自逐步求精方法面世以来就一直就其开展密切合作。双方的合作已促成 ARM 交付 ARM IP 的约束 UPF 和样例配置 UPF，并将其用于使用 Questa Power Aware Simulation 进行验证并通过实施（综合、布局和布线）来完成的流程中。

“ARM 所处市场发展快速，如要交付更高能效的处理器 IP，那么对新流程优化工具的需求也会日益增强，”ARM 高级首席工程师兼 IEEE 1801 主席John Biggs 说道，“利用逐步求精方法，ARM可以提供专为低功率应用打造的 IP 以及独立于技术的低功耗设计意图的 UPF 规范。这样，我们的合作伙伴就可以大大减少其低功率验证的成本和时间。”

“Mentor 自 UPF 问世以来一直致力于推动低功率标准。与 ARM 就逐步求精方法的合作使得我们采取了很有必要的“左移”战略以解决低功率验证越来越高的复杂度。”Mentor Graphics 设计验证技术部副总裁兼总经理 John Lenyo 说道。“Questa Power Aware Simulation 可提供 UPF2.1 本征支持、自动低功率检查和覆盖。结合对电源管理结构的独特开发以及 Visualizer Debug Environment 的各项功能，它可以利用逐步求精方法加快低功率验证流程并实现流程的自动化。”

关于 Questa 功能验证平台

Questa 功能验证平台是 Mentor® 企业验证平台 (EVP) 的核心。EVP 通过将最尖端的验证技术融合在一个紧密结合的验证平台中，提高了 ASIC 和 SoC 功能验证的效率。

关于Mentor Graphics

Mentor Graphics公司是电子硬件和软件设计解决方案(EDA)的全球领导者，为世界上最成功的通信、开云棋牌官网在线客服，计算机，消费电子，汽车电子和国防军工公司提供优质产品、咨询服务和支持, 可加快客户电子及机械产品的研发速度，提高产品质量，增加成本效益。工程师可借助公司不断推出的新产品及解决方案，应对日趋复杂的电路板及芯片设计领域面临的挑战。Mentor Graphics公司拥有业内最为丰富的顶级产品线，提供完整的 SOC/IC/FPGA/PCB/SI设计工具和服务，并且是唯一一家拥有嵌入式软件解决方案的EDA公司。公司成立于1981年，目前有超过70家分公司分布世界各地。