0 引言

　　随着对DPA攻击研究的不断深入，越来越多的攻击方法被提出。1999年Paul Kocher等人在CRYPTO会议上提出了差分功耗分析(Differential Power Analysis，DPA)的攻击方法[1]。该方法的提出，使得智能卡芯片的安全性受到了极大挑战[2]。Paul Kocher等人对接近50款产品进行DPA攻击，均可成功破解密钥。同时，提出了高阶DPA攻击方法，但并没有给出攻击实例。2000年Thomas S. Messerges应用二阶DPA攻击方法，针对实际芯片成功破解了密钥[3]。接下来的十几年，很多学者投入到了DPA攻击方法的研究工作中，有力地促进了该领域的发展。但是，从上述调研的情况可以看出，虽然对于DPA攻击的研究成果很多，但主要集中在方法的改进和优化上，对于如何通过提升DPA攻击方法，从而破解待攻击设备的密钥，在该领域的研究较少。实际上，攻击方法固然重要，但实验环境对于攻击成功与否也起着举足轻重的作用。如果实验环境设置不当，可能会导致采集不到有用信号，或者采集到的信号噪声较大，使得原本可以攻击成功的设计也无法攻击。实验环境包含众多因素，本文主要关注的是采集环境，在不同采集参数情况下，如何影响DPA攻击结果。

1 采集参数概述

　　为了分析DPA攻击中采集参数如何选择，首先需要了解DPA攻击。DPA攻击是最常用的侧信道攻击手段之一，它不需要攻击者了解被攻击芯片的具体算法实现，仅需已知采用哪种算法，并可以采集该算法运行时的功耗信息，即可开展攻击。在DPA攻击流程中，对于功耗曲线的采集是本文分析对象，典型的DPA攻击功耗采集平台如图1所示。

　　采集过程是指示波器采集功耗这一过程，本文主要分析如何选择该过程中的采集参数。

2 采集参数影响分析

　　DPA攻击的对象一般为数字电路，根据逻辑功能的不同特点，可以分成两大类，一类为组合逻辑电路，另一类为时序逻辑电路[4]。对DPA攻击而言，在采集参数不同时，攻击组合逻辑电路和时序逻辑电路的结果也有所不同。下面针对采样频率、示波器垂直分辨率、低通滤波3个采集参数，对此问题进行分析。

2.1 采样频率对攻击的影响

　　根据奈奎斯特定律，采样频率必须大于被采样信号带宽的两倍。因此，针对不同的攻击对象，采样频率也有所不同。开展DPA攻击需要采集电路的功耗信号，为了满足奈奎斯特定律，首先需要了解该功耗信号的频率。根据时序逻辑和组合逻辑的信号特性，组合逻辑的高频信号较多，应采用较高的采样频率才能保证采集到完整信号；而时序逻辑的频率较低，根据系统时钟频率的具体大小，采用两倍系统时钟频率的采样频率采集信号即可。这样才能保证采集信号的完整性，有利于提高攻击效果。

2.2 垂直分辨率对攻击的影响

　　垂直分辨率用比特来表示，对于一个8 bit的示波器而言，意味着将信号在垂直方向上分成28份；同理，对于12 bit的示波器，则将信号分成212份。因此，垂直分辨率越高，则示波器上的波形中可以看到的信号细节越明显。在攻击时序逻辑电路时，虽然12 bit示波器比8 bit示波器采集到的信号更加细微，但是对于时序逻辑电路的攻击并未利用这些较细微的信号，因此，二者差异不大。而攻击组合逻辑时，需要利用信号的细微变化，理论上，12 bit示波器比8 bit示波器更有利于攻击。

2.3 低通滤波对攻击的影响

　　滤波器的功能就是允许某一部分频率的信号顺利通过，而另外一部分频率的信号则受到较大抑制，它实质上是一个选频电路。滤波器中，把信号能够通过的频率范围称为通频带或通带；反之，信号受到很大衰减或完全被抑制的频率范围称为阻带。低通滤波器就是允许低于截止频率的信号通过， 但高于截止频率的信号不能通过的电子滤波装置。

　　低通滤波效果示意图如图2所示，上图为不加低通滤波器采集的原始信号，可以看到信号内包含高频噪声及频率较高的毛刺信号；下图为加入低通滤波器后再次采集相同信号的波形，可以看到采集的信号中已去除了高频噪声，曲线与之前相比更加光滑。如果电路的系统时钟频率是低于截止频率的信号，那么，在采集曲线时加入低通滤波器可以更加有效地去除高频噪声，使采集到的信号信噪比更高，更有利于开展DPA攻击。

3 攻击实验

3.1 攻击对象及实验环境描述

　　下面开展实际的攻击实验，对上述分析的结论进行验证。采集选用Lecroy示波器，型号为Wave Runner 66ZI，采集环境如图1所示。选择Riscure公司的Power Tracer作为读卡器与智能卡通信，该设备可根据APDU命令自动向示波器发送触发信号，攻击对象基于SASEBO-GII开发板实现，开发板模拟智能卡功能，完成加解密运算，示波器采集加解密过程开发板上的功耗信息。实验的攻击对象是基于SASEBO-GII开发板实现的无防护DES设计，时钟频率为12 MHz。该DES设计为64 bit明文、64 bit密钥的单DES运算。轮函数的结构如图3所示，将初始明文的高低32 bit分别写入L寄存器和R寄存器，执行16轮迭代，最后将左右寄存器互换即可得到密文。

　　为何选择该设计作为攻击对象，主要有以下原因：(1)该设计没有防护，攻击所需的曲线条数少，有利于提高实验效率；(2)FPGA的噪声较小，对于采集到的功耗曲线可以直接开展攻击，无需进行信号处理操作；(3)对于DES算法，FPGA设计和ASIC设计在侧信道攻击方面具有一致性，因此，以FPGA为例得到的结论，同样适用于ASIC。

　　开展实验的思路是在分析某一参数对攻击影响时，固定其他采集参数，保证其他环境因素均一致，改变该参数的设置，采用相同的攻击方法，每种设置攻击5组曲线，攻击结果取5次的平均值。

　　3.2 采样频率比较实验

　　首先，比较不同采样频率下采集到的曲线对DPA攻击影响。当DPA攻击选取的中间值对应电路中的时序逻辑时，攻击结果如图4所示。

　　从图4可以看出，针对不同采样频率下采集到的曲线攻击时序逻辑电路时，1 GHz和500 MHz采样频率下的攻击结果较好。由于时序逻辑电路的翻转频率与电路的时钟频率相同，本实验的攻击对象时钟频率为12 MHz，因此，如果采用较低的采样频率，对采集信号的完整性不如较高采样频率，对攻击有一定影响。但是如果采用过高的采样频率，例如5 GHz，会引入较多噪声，同样不利于攻击。综上，攻击时序逻辑电路时，采用1 GHz或者500 MHz的采样频率最有利于攻击。当DPA攻击选取的中间值对应电路中的组合逻辑时，攻击结果如图5所示。

　　从图5中可以看出，较高的采样频率更有利于攻击。由于电路中组合逻辑电路的翻转频率较高，如果采用较低的采样频率不能将组合逻辑电路的功耗信号完整捕捉，因此需要采用较高的采样频率。从攻击结果看，当攻击组合逻辑时，应采用2.5 GHz或者5 GHz的采样频率采集曲线。

3.3 垂直分辨率比较实验

　　接下来，比较在不同的示波器垂直分辨率下采集到的曲线对DPA攻击影响。图6、图7分别是利用8 bit示波器和12 bit示波器采集曲线攻击时序逻辑和组合逻辑的攻击结果。

　　无论攻击时序逻辑还是组合逻辑，从汇总结果中均不能明显看出两种垂直分辨率的示波器哪种更有利于攻击。当信号的幅值变化比较细微时，12 bit示波器能更好地体现其优势。但是对于目前的攻击方法，没有利用到信号中如此细小的差别。

3.4 低通滤波比较实验

　　最后，比较在低通滤波对DPA攻击影响。本实验以81 MHz低通滤波器为例进行攻击实验。图8、图9分别是在有无低通滤波器情况下，攻击时序逻辑和组合逻辑的结果汇总。

　　从汇总结果中可以看出，当攻击时序逻辑时，使用低通滤波器的攻击结果更优于未使用低通滤波器。由于攻击时序逻辑时，主要利用翻转时钟频率较低的寄存器功耗，如果采用低通滤波器，可以滤除高频噪声，减少噪声对攻击的影响，因此，采用低通滤波器攻击时序逻辑会得到较好的攻击结果。当攻击组合逻辑时，不使用低通滤波器的攻击结果略优。由于攻击组合逻辑时，主要利用组合逻辑翻转产生的功耗，而组合逻辑翻转频率较高，如果采用低通滤波器不仅滤除高频噪声，同时可能会将有用的高频信号滤除，影响攻击结果。因此，当攻击组合逻辑时，不采用低通滤波器效果更佳。

4 结论

　　根据上述理论分析并结合实验结果，可以得到以下结论：(1)关于采样频率：当攻击时序逻辑电路时，采样频率不宜过高，在本文的研究范围内，采用500 MHz或者1 GHz的采样频率采集曲线最佳；当攻击组合逻辑时，可以选取较高的采样频率，采用2.5 GHz或者5 GHz的采样频率采集曲线最佳。(2)关于示波器垂直分辨率：基于目前的攻击方法和文中的攻击对象，采用8 bit示波器或者12 bit示波器采集曲线对攻击结果基本没有影响。(3)关于低通滤波器：当攻击时序逻辑时，应采用低通滤波器；当攻击组合逻辑时，不采用低通滤波器的攻击效果更佳。

　　本文针对采样频率、示波器垂直分辨率、低通滤波3个采集参数进行分析，比较参数设置不同时对DPA攻击的影响。文中首先从理论角度进行分析，根据各个采集参数的特性，分析其对DPA攻击可能产生的影响。接下来开展实际的攻击实验，对理论分析结果进行验证。但是目前的结论仅针对FPGA实现的DES设计，对于其他算法以及其他实现形式的设计是否适用，还需要开展更多的实验进行分析验证。这也是下一步的研究方向，针对其他算法比较不同采集参数对DPA攻击的影响，从而得到适用范围更广、普适性更强的结论，通过优化采集参数配置，提高DPA攻击效率。

参考文献

　　[1] KOCHER P，JAFFE J，JUN B.Differential power analysis[C].Proceedings of Advances in Cryptology-CRYPTO′99，Springer-Verlag，1999：388-397.

　　[2] MANGARD S，OSWALD E，POPP T.Power analysis attacks：Revealing the secrets of smart cards[C].Springer，2007.

　　[3] MESSERGES T S.Using second-order power analysis to attack DPA resistant software[C].Cryptographic Hardware and Embedded Systems(CHES)，2000：238-251.

　　[4] KANG S M，LEBLEBICI Y.CMOS digital integrated circuits：Analysis and design third edition[M].McGraw-Hill PublishingCo.，2009.