kaiyun官方注册
您所在的位置: 首页> EDA与制造> 设计应用> 频标分配电路的设计及实现
频标分配电路的设计及实现
2014年微型机与应用第16期
楚 涓, 姜 波, 刘翠海
海军潜艇学院 航海观通系, 山东 青岛
摘要:给出了一种1输入6输出频标分配电路的设计及硬件实现。采用电压串联负反馈电路实现信号的放大及分配,闭环增益稳定性比开环增益稳定性提高了1+A0F倍;通过PCB布线优化设计,补偿通道间时延差。测试结果表明,设计的频标分配电路可满足1~140 MHz的频标信号分配。
Abstract:
Key words :

摘 要: 给出了一种1输入6输出频标分配电路的设计及硬件实现。采用电压串联负反馈电路实现信号的放大及分配,闭环增益稳定性比开环增益稳定性提高了1+A0F倍;通过PCB布线优化设计,补偿通道间时延差。测试结果表明,设计的频标分配电路可满足1~140 MHz的频标信号分配。

关键词频率标准;负反馈放大器; 分配电路

  频标分配电路将一路频率输入信号分成功率均等、相位一致的多路输出信号,在电子系统中经常被用于扩展输出或提供多路信号源[1]。例如在通信系统中,将同源频标、同频测试信号、同源定时控制脉冲信号分配至多台终端设备,且各设备输入信号满足功率相同、频率相同和相位一致。本文结合频率分配的电路原理,给出了频标分配电路的设计及硬件实现方案,最后给出了性能分析及测试结果。

1 频标分配电路原理

  频标分配电路将一路输入信号(射频信号或音/视频信号)功率均等地分成多路输出信号,具有一个输入端和若干输出端,可采用集成运算放大器实现。在放大电路的设计中,利用负反馈稳定放大电路的工作点,增加增益的恒定性,同时起到减少非线性失真、抑制噪声、扩展频带等作用。放大器加入了负反馈环节后,虽然会牺牲一部分增益,但对放大器一系列性能指标产生很大的有益影响。根据实际情况的需要,采用电压串联负反馈方式的电路实现信号的放大及分配。

001.jpg

  电压串联负反馈电路原理图如图1所示[2]。基本电路是一只集成运放,用A表示;反馈网络是由电阻R1和R2组成的分压器,用F表示。在放大电路的输入端接入输入信号vs,由它引起电路各节点的电位极性如图中(+)号所示,输入信号vs接在运放的同相输入端,则VO与vs同极性,VO经反馈网络而产生的反馈电压VF亦同极性,VF抵消了VI的一部分,整个放大电路的电压增益将降低。

  电压负反馈电路的特点是电路的输出电压趋向于维持恒定。例如当VI一定时,负载RL减小而使输出电压VO下降,则电路的电压将进行以下自动调整:

  RL↓→VO↓→VF↓→VID↑

  VO↑

  这样,反馈的结果牵制了VO的下降,从而使VO基本维持恒定。反馈深度对放大电路性能影响较大,在深度负反馈的条件下,放大电路的增益可近似为:

[R(K)N_A6~2M($@MO1%~4{C.jpg

  因此在深度负反馈的条件下,可通过调整反馈电阻R1和R2确定工程中所需要的电路增益。

2 电路设计

  设计目标是由1路频标输入信号产生6路相参频率输出,其工作频率范围为10~60 MHz,输入/输出功率为0~13 dBm。

  频标分配电路选用1输入6输出电压反馈式放大集成芯片[3] MAX4136实现1路输入多路输出的功能。MAX4136最大输入信号带宽为140 MHz,转换速率为1 000 V/s,通道匹配时间小于25 ns。该器件应用在频标分配电路设计中,可以对视频信号进行高速匹配并分配放大。

  MAX4136的每一个输出端口可以驱动5个150 Ω的负载,当然随着负载的增大,信号的失真度也将增加,所以在负载设计时应考虑到芯片的最大负荷,使信号输出最佳。根据反馈电路原理,可通过调节外接电阻RF、RG的阻值调整电路增益,这里取RF=200 Ω,RG=200 Ω,实现2倍电路增益。

  芯片采用TTL/CMOS兼容的数字控制电平(SEL)来控制每一个输出放大器,当SEL为低电平时输出放大器导通,为高电平时输出截止,导通/截止的时间小于25 ns。图2 为MAX4136用于频率分配的电路图。

002.jpg

3 性能分析

  频综信号的多通道分配等应用对分配器的增益稳定性、损耗等技术指标提出了较高的要求。

  (1)增益稳定性

  放大器的增益稳定性常通过放大倍数的相对变化率来反应。因此dA/A的大小可以衡量增益的稳定性,该值越小,放大器的稳定性越高。由于晶体管参数ρ随温度变化,放大增益的稳定性也要发生变化。对式(1)进行微分可得:

J)QK]TJ`VYAWXUXGN_4FOAI.png

  即引入负反馈后,闭环增益的稳定性比开环增益稳定性提高了1+AoF倍。

  (2) 分配损耗

  输入至输出的分配损耗L(dB)与频标分配电路的功率分配比有关:

  L=10log(1/N) (5)

  其中N为分配器路数。对于1输入6输出频标分配电路,根据计算可得分配损耗约为8 dB。

4 实现及测试结果

  硬件实现过程中,为了减小电源单元产生的电磁干扰[4],结合应用背景选择锂电池供电方案,同时电源模块应尽量远离分配电路的输入电路。为了提高通道间相位一致性,要求芯片MAX4136输出端至分配电路输出端口的布线长度要一致,在PCB设计时,通过布线优化来实现。

  经测试,频标分配电路的关键技术指标总结如表1所示。

003.jpg

  本文通过电压串联负反馈电路原理分析,给出了频标分配电路的设计及硬件实现。分析了系统性能,采用电压串联负反馈电路实现信号的放大及分配,闭环增益稳定性比开环增益稳定性提高了1+AoF倍;对于1输入6输出频标分配电路,根据计算可得分配损耗约为8 dB。硬件实现及测试结果表明,设计的频标分配电路可很好地满足同源频标、测试信号、脉冲信号的放大及分配。

参考文献

  [1] 韩晓英.负反馈电路的应用[J].山西电力,2011(3):41-43.

  [2] 康华光,陈大钦.电子技术基础[M].北京:高等教育出版社,1999.

  [3] 董叶梓,张鹏,毛陆虹.采用噪声抵消技术的高增益CMOS宽带LNA设计[J]. 电子技术应用,2013,39(5):44-47,50.

  [4] 杨世平,叶向德.电压并联负反馈电路的低噪声化条件[J].延安大学学报(自然科学版),2003,22(4):49-50.


此内容为AET网站原创,未经授权禁止转载。
Baidu
map