为了提高下一代可编程器件的设计效能,Altera公司宣布为Quartus II软件引入功能强劲的Spectra-Q™引擎,通过缩短编译时间及减少设计过程中的迭代次数,可有效简化FPGA和SoC的设计,从而缩短产品面市时间。

提高开发效能迫在眉睫

新一代的可编程器件,具有数百万个逻辑单元,支持几百个接口协议,还提供新的硬核功能模块,极大地提高器件功能的同时,也使得器件复杂度飞速增加。因此,必须增强软件设计工具的效能,以适应更严格的时间线和更多的设计迭代要求。

以Altera的产品为例,十代以前的Stratix产品,其能力呈渐进式提高。但是到了Arria10和Stratix10产品,器件的功能和复杂性有一个比较大的提升。Altera公司软件和DSP产品市场经理 Albert Chang表示:“一般来讲,为了满足客户对效率的要求,Quartus设计软件的编译能力要比硬件产品领先一步。但是对于Arria10和Stratix10来说,仅通过改善编译时间不足以满足客户对效率和效能的设计需求。我们必须另辟蹊径。”

渐进式优化和分层设计流程

Spectra-Q引擎提供快速算法,支持渐进式设计修改,用户可以单独在每一级重新输入和渐进式优化,分级式编译支持编译时间加速,用户无需进行全设计编译。

Spectra-Q引擎还具有分层数据库,分层设计流程支持IP重用和可选IP重新编译。用户可以在不同层面上实现IP模块,同时在修改设计其他部分时可以保留IP模块的布局布线信息不变,这有助于实现稳定的设计,避免了不必要的时序收敛投入,缩短了编译时间。

统一的编译器技术和工具

Spectra-Q新引擎还包括了一个通用高级设计编译器,其结果质量更好,实现了Quartus II软件与各种不同前端工具的无缝集成。

Spectra-Q新引擎还为软件、硬件和DSP等设计人员提供了快速跟踪设计输入功能。通过多个通用设计流程,设计人员可采用自己喜欢的语言或者设计环境,以更出色的效率针对FPGA进行设计。除了支持最新的HDL语言,新引擎还支持Altera为HLS™ (高级综合)提供的A++新编译器,从C或者C++语言中建立IP内核,通过更快速的仿真和IP生成大幅度提高生产能力。

Blueprint轻松实现物理接口布局

在此之前,用户在IO引脚的设计和布局上往往会浪费两到三个月的时间,而BluePrint平台设计工具可将其缩短至一个月内。BluePrint是业界第一款支持设计人员探查体系结构、以更高的效率分配接口的平台设计工具。这一工具支持设计人员通过实时滤波器检查来探查并建立合法的IO布局前端,设计迭代次数减少了10倍。工具还含有时钟和内核规划功能,极大减少了时序收敛所需要的设计迭代次数。